Formation ALTIUM Codeur incrémental Vhdl + fsm + Simulation

Ensemble de TP pour réaliser le traitement automatique des signaux issus d’un capteur incrémental sous le logiciel Altium.

option Électronique et Communication

Intention pédagogique

L’objectif est :

• de découvrir et mettre en œuvre des fichiers de description en langage VHDL, d’en effectuer la synthèse et de les simuler afin de valider le fonctionnement attendu ;
• la création de modules (composants) réutilisables pour enrichir une bibliothèque (paquetages) utilisateur ;
• résoudre un problème avec une analyse descendante. Mise en œuvre sur une carte de prototypage rapide Nanoboard 3000.

Structure de la ressource

• Présentation du support d’étude :

Le support de l’étude est un robot crée par National Instruments pour réaliser du prototypage rapide.

• Problématique

Réaliser un module de gestion du codeur incrémental du robot National Instruments en VHDL à placer dans un CPLD ou un FPGA.

• Présentation de la fonction FP1

Le signal d’horloge disponible sur la carte FPGA utilisée est de 50 MHz, cette fréquence est trop élevée pour certaines des fonctions du projet à réaliser.

• Présentation de la fonction FP4

Cette fonction est chargée de détecter chaque front des signaux A et B issus du codeur incrémental et par la même d’en déterminer le sens de rotation.

• Description de la fonction FP4

Le but est ici de concevoir un compteur/décompteur décimal/binaire sur 32 bits (ou 8 chiffres BCD).

• Présentation de la fonction FP5

Nous avons vu précédemment que si les signaux A et B issus du codeur incrémental sont porteurs de rebonds le compteur chargé de compter les impulsions valides comptera aussi ces rebonds, d’où un résultat erroné.
Il faut donc débarrasser les signaux A et B de leurs éventuels rebonds.

• Assemblage des composants

Les fonctions principales sont maintenant réalisées, sauf la fonction FP6 mais cette fonction est disponible dans les librairies Altium.