Exemples d’implémentation d’un processeur RISC-V sur un FPGA

Cette ressource fait partie du N°116 de La Revue 3EI du 3^ème trimestre 2025.

Cette ressource, complément de la ressource L'émergence de l'architecture RISC-V [4] présente deux exemples d’implémentation d’un processeur RISC-V sur FPGA, en VHDL et Verilog, mettant en évidence la diversité des méthodes et langages permettant de le faire avec simplicité. Cette application pédagogique peut être menée avec des étudiants ayant déjà de bonnes connaissances en programmation des FPGA et en architecture des microprocesseurs. L’implémentation du processeur NEORV32 a été expérimentée par des étudiants de M2 (ENS Paris Saclay et M2 SETI de l’université Paris Saclay).

Contenu de la ressource :

1. Présentations des cœurs RISC-V simples
2. NEORV32 : VDHL
   1. Compiler un code pour NEORV32
   2. Choisir le mode de programmation de NEORV32
   3. Customiser notre instance NEORV32
   4. Programmer notre FPGA
   5. Lancer l’exécution
   6. Projets pédagogiques utilisant NEORV32
3. IBEX : SystemVerilog
   1. Ibex-demo-system
   2. Utilisation de Fusesoc
   3. Compiler nos programmes
   4. Lancer une simulation
   5. Lancer une compilation vers un FPGA
   6. Projets pédagogiques avec Ibex