Exemples d'implémentation d'un processeur RISC-V sur un FPGA	Culture Sciences de l'Ingénieur <i>L<sup>R</sup>evue</i> 3E.I	
Théo BALLET <sup>1</sup>	Édité le 25/07/2025	école normale supérieure paris – saclay
Théo BALLET <sup>1</sup>	Edité le 25/07/2025	normale supérieure paris—saclay—

<sup>1</sup> Doctorant au Centre de Nanosciences et NanoTechnologies (C2N), moniteur à l'ENS Paris-Saclay -DER Sciences de l'Ingénierie Électrique et Numérique

Cette ressource fait partie du N°116 de La Revue 3EI du 3<sup>ième</sup> trimestre 2025.

Cette ressource, complément de la ressource <u>L'émergence de l'architecture RISC-V</u> [1] présente deux exemples d'implémentation d'un processeur RISC-V sur FPGA, en VHDL et Verilog, mettant en évidence la diversité des méthodes et langages permettant de le faire avec simplicité. Cette application pédagogique peut être menée avec des étudiants ayant déjà de bonnes connaissances en programmation des FPGA et en architecture des microprocesseurs. L'implémentation du processeur NEORV32 a été expérimentée par des étudiants de M2 (ENS Paris Saclay et M2 SETI de l'université Paris Saclay). Jacques-Olivier Klein propose une expérience similaire avec des étudiants de BUT 3 : <u>https://github.com/JOKleinGe1/Module\_Initiation\_Riscv</u>

## 1 - Présentation des cœurs RISC-V simples

Dans cette ressource, nous utiliserons des FPGA Xilinx (zybo z7) et Altera (DE1, DE1-SOC), cependant ces cartes sont onéreuses, elles pourront être remplacées par des cartes ICEbreaker (70 euros en Novembre 2023), ces cartes sont plus petites et reposent sur l'outil de compilation opensource Yosys. Un essai concluant d'implantation du cœur NEORV32 a aussi été réalisé sur les populaires Altera DE10 (15 euros dans le cadre des programmes éducation d'Altera) et sur une carte Nexys A7 basée sur un FPGA AMD-Xilinx Artix 7.

Les commandes d'installation et compilation présentées dans cette ressource ont été vérifiées sur une machine équipée de Linux Ubuntu 22.04 LTS.

Pour montrer la diversité et la facilité de RISC-V nous proposons ici deux processeurs venant de deux institutions différentes, avec des buts différents, et codés avec des langages différents. Cependant ces processeurs ont quelques points communs, ils sont RV32IMC ou capable de l'être avec certaines options. Ils sont relativement petits, et sont relativement anciens, ce sont donc des designs fiables, capables de rentrer sur une grande partie des FPGA pédagogiques que nous avons listés plus haut.

Le premier sera NEORV32, un processeur VHDL très simple à but pédagogique. Le deuxième sera IBEX, un processeur SystemVerilog, de qualité quasi industrielle, qui permettra aux élèves qui veulent poursuivre dans le domaine de se spécialiser.

À la fin de chaque sous-partie nous proposons des exemples de projets pédagogiques réalisables en RISC-V pour permettre aux étudiants de prendre en main ces systèmes.

Nom	CoreMark	CoreMark normalisé	Taille (LUT)
		(1/MHz)	
Neorv small (rv32i)	33.89	0,34	1200
Neorv32 med (rv32imc)	62.50	0,63	2300
Neorv32 perf (rv32imcbu + cache)	95.23	0,95	4500
Picorv small (rv32i)	32.705	0,25	2900
Picorv32 perf (rv32im)	81.774	0,66	3100
lbex micro (rv32ec)	113.	0,9	2195
Ibex small (rv32imc)	308.75	2,47	3200
lbex max perf (rv32imc)	391	3,13	5300

Table 1 : Comparatif de performance sur coremark et de la taille des processeurs en Look Up Tables (LUT) : un benchmark de plusieurs instructions et tâches communes, de NEORV, PicoRV (un processeur de taille comparable codé en verilog), et Ibex, les performances en fréquence sont calculées pour un FPGA Zybo Z7-10.

On notera dans le tableau ci-dessus que malgré des tailles similaires, il y a une grande différence de performance entre des designs semi industriels comme Ibex, et des designs pédagogiques comme NEORV32.

# 2 - NEORV32 : VHDL

Nous connaissons l'attachement du système éducatif français pour le VHDL, nous allons donc en premier parler de NEORV32. NEORV32 n'est pas qu'un simple cœur CPU, c'est un système complet, avec des périphériques, des bloc mémoires et compatible avec plusieurs bus.

Coté bus nous avons le choix entre : l'AXI lite, wishbone, SLINK, SPI, UART, etc.

Il existe également beaucoup de périphériques optionnels : PWM, GPIO, XIP, DMA, caches.

Nous avons aussi accès à des options pour configurer le cœur RISC-V : I (jeu d'instructions minimum), M (multiplication et division d'entiers) et C (instructions de taille réduite sur 16 bits), mais aussi A pour la sécurité des accès mémoire, B pour les manipulations sur des bits précis, E pour n'utiliser que 16 registres généraux au lieu de 32, des options pour le calcul flottant, et bien d'autres options.

Tous les fichiers et documentations sont trouvables sur ce dépôt : <u>https://github.com/ourspalois/neorv32</u> . Ce n'est pas le dépôt original, en effet pour simplifier ce tutorial nous avons modifié certains fichiers et ajouté d'autres qui seront grandement utiles.

L'objectif de cette partie sera d'expliquer comment arriver à un programme fonctionnel sur NEORV sur un FPGA. Pour ce faire nous allons utiliser l'approche moderne qui consiste à expliquer les choix de design hardware par des contraintes qui viennent du software, c'est-à-dire des programmes que l'on souhaite faire tourner.

#### 2.1 - Compiler un code pour NEORV32

Nous avons un programme C/C++ que nous souhaitons faire tourner sur notre processeur. (Vous trouverez des exemples de programmes dans le dossier neorv32/sw/example du dépôt git cité).

La première étape est de convertir notre code C en assembleur RISC-V, ce travail est celui du compilateur. Votre ordinateur a déjà un compilateur (probablement x86), mais ici nous ne voulons pas compiler le code pour qu'il tourne sur le processeur de votre machine, mais sur un processeur RISC-V. Il va donc falloir télécharger un autre compilateur.

Il en existe plusieurs, les deux principaux sont clang et gcc, on choisit ici gcc par simplicité. Mais attention il faut choisir la bonne version de ce compilateur.

Pour ce faire il faut faire attention aux extensions supportées par notre processeur : en effet si on utilise un compilateur RV32IMC pour un processeur RV32I, le compilateur générera des instructions "M" et "C" que le processeur ne supportera pas. Notez que par contre il est possible d'utiliser un compilateur RV32I pour un processeur RV32IMC.

Malheureusement la seule approche fonctionnelle à ce jour reste de construire vous-même votre compilateur RISC-V, cette opération peut prendre 4h sur des machines peu puissantes.

Pour ce faire il faut installer git, et make, avec les commandes suivantes :

#ubuntu only \$ sudo apt install gcc g++ flex bison gawk libz-dev

\$ git clone https://github.com/riscv/riscv-gnu-toolchain

\$ cd riscv-gnu-toolchain

\$ ./configure --prefix=/opt/riscv --with-arch=rv32i --with-abi=ilp32

\$ sudo make

Une fois le compilateur installé il faut enregistrer dans le terminal où il est situé dans votre système. Pour cela utilisez la commande : <u>\$export PATH="/opt/riscv/bin:\$PATH"</u>. Cette commande ne fonctionne que localement dans le terminal où vous l'avez utilisé, ce qui sera suffisant pour suivre notre tutorial. Si vous voulez continuer à utiliser le compilateur nous vous recommandons d'ajouter cette ligne à la fin du fichier ~/.bashrc .

Ici nous créons un compilateur RV32I, mais vous pouvez très bien changer pour un compilateur IMC en remplaçant l'option --with-arch=rv32imc

Pour vérifier que votre compilateur fonctionne vous pouvez utiliser la commande :

\$ riscv32-unknown-elf-gcc --version

riscv32-unknown-elf-gcc (g2ee5e430018) 12.2.0

Copyright (C) 2022 Free Software Foundation, Inc.

This is free software; see the *source* for copying conditions.

There is NO warranty; not even for MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.

La dernière chose à télécharger sera nerov32 :

\$ git clone https://github.com/ourspalois/neorv32

Par défaut NEORV contient plusieurs programmes de demo, ici nous choisissons le plus simple : faire clignoter une LED. Mais vous pouvez tout à fait en prendre d'autres. La compilation est assurée par un Makefile localisé à coté de notre code C/C++.

\$ pushd sw/example/demo\_blink\_led
\$ make check
\$ make exe
\$ popd

Nous avons désormais un exécutable pour programmer notre processeur, il faut maintenant choisir la façon d'envoyer ces instructions au processeur :

### 2.2 - Choisir le mode de programmation de NEORV32

Lorsque vous programmerez NEORV sur un FPGA (nous reviendrons sur cette étape plus tard), le processeur lira ses instructions dans une mémoire que nous définissons dans notre code RTL, il faut donc arriver à programmer cette mémoire qui sera définie sur le FPGA pour que le processeur exécute les instructions que l'on souhaite.

Vous avez alors plusieurs options :

- Le "direct boot" : Cette méthode demande de programmer directement l'ensemble du FPGA avec un fichier mémoire qui contient les octets qui composent les instructions de notre programme. Cette approche est simple mais elle a un grand désavantage : si vous voulez changer votre programme vous allez devoir relancer une synthèse/implémentation/programmation de votre FPGA, une opération qui peut facilement prendre 10 minutes. Dans un contexte académique cette approche peut donc facilement ralentir et frustrer des élèves.
- Le bootloader : Mettre sur notre FPGA un programme qui via la liaison série de la carte va fournir une interface simple pour récupérer des exécutables et les stocker sur une mémoire puis les lancer. Ce programme, comparable à un OS miniature, est appelé bootloader. Ici pour changer l'exécutable qui tourne sur notre processeur, il suffira de changer notre code, le compiler et envoyer le fichier compilé par liaison série, sans avoir à changer la configuration du FPGA.
- Le débogueur : Le débogueur est un outil qui permet entre autres de programmer les mémoires de notre cœur FPGA puis de lancer ou arrêter l'exécution de programmes. C'est un bloc complémentaire qui doit être synthétisé à côté du processeur.

Le choix de la méthode va influencer la description logique de notre processeur et de ces périphériques, nous devons donc choisir une configuration précise.

### 2.3 - Customiser notre Instance NEORV32

En effet NEORV n'est pas qu'une simple CPU, c'est un système complet, avec des mémoires et des périphériques. Et le choix des périphériques que l'on peut/doit utiliser dépend du mode de programmation choisi. Vous trouverez des configurations simples de chacun de ces modes de programmation dans le dossier **rtl/test\_setups** du dépôt git.

On peut aller regarder de plus près ces fichiers VHDL.

Ici le fichier le plus simple : n	eorv32_test_setup_approm.vhd
neorv32_top_inst: neorv32_to	р
generic map (	
General	
CLOCK_FREQUENCY	=> CLOCK_FREQUENCY,
INT_BOOTLOADER_EN	=> false,
RISC-V CPU Extensions	
CPU_EXTENSION_RISCV_C	=> true,
CPU_EXTENSION_RISCV_M	=> true,
CPU_EXTENSION_RISCV_Zic	ntr => true,
Internal Instruction mem	ory
MEM_INT_IMEM_EN	=> true,
MEM_INT_IMEM_SIZE	=> MEM_INT_IMEM_SIZE,
Internal Data memory	
MEM_INT_DMEM_EN	=> true,
MEM_INT_DMEM_SIZE	=> MEM_INT_DMEM_SIZE,
Processor peripherals	
IO_GPIO_NUM =	> 8,
IO_MTIME_EN =>	• true
)	

On y définit les modules de NEORV que l'on veut installer, vous pouvez voir la liste des paramètres de NEORV dans le fichier **rtl/core/top.vhd**. Ainsi, dans ce fichier, on appelle un processeur RV32IMC, sans débogueur, et avec 8 paires de ports GPIO mais il existe aussi des fichiers plus lourds utilisant des fonctionnalités plus complexes de NEORV.

### 2.4 - Programmer notre FPGA

Nous montrons ici les étapes pour faire tourner NEORV32 sur un FPGA Xilinx zybo z7 en utilisant un bootloader (on utilise donc le fichier **rtl/test\_setups/neorv32\_test\_setup\_bootloader.vhd**). Ce processeur est compatible avec tous les modèles de FPGA, cependant face à la dégradation récente des services FPGA de Intel nous vous recommandons d'utiliser des modèles Xilinx.

La première étape est d'installer Vivado ou Quartus, attention sur les cartes digilent il est nécessaire d'importer les fichiers de description de votre carte FPGA dans Vivado et sur linux il vous faudra aussi suivre une procédure pour installer des drivers USB. Vous trouverez ces deux procédures sur ce tutoriel : <a href="https://digilent.com/reference/programmable-logic/guides/installing-vivado-and-vitis">https://digilent.com/reference/programmable-logic/guides/installing-vivado-and-vitis</a>

Les tests de cette ressource ont été faits sur Vivado 2024.1, nous vous incitons à utiliser une version récente de Vivado pour maximiser les similarités avec nos écrits.

La première étape est de créer un projet Vivado, lui choisir un nom, un emplacement et renseigner le type de projet, ici "RTL project", vous pouvez cocher la case disant qu'on ne souhaite pas importer

maintenant de fichiers RTL. Il faut aussi spécifier le FPGA sur lequel vous voulez faire fonctionner votre design, onglet "boards", sélectionnez uniquement les cartes digilent, vous devriez voir votre FPGA, dans notre cas une carte DIGILENT ZYBO Z7-10. Si vous n'avez pas de carte digilent dans la liste déroulante, il faut refaire l'étape d'installation des board files deux paragraphes plus haut.

Une fois le projet créé, nous importons nos fichiers RTL : utilisez l'option "add sources" dans l'onglet **File** de Vivado. Il faudra alors importer un **dossier** et non pas des fichiers seuls, vous devrez alors renseigner le fichier **neorv32/rtl/core** et indiquer une librairie "neorv32". Il est très important de cocher l'utilisation de source de sous dossiers. Votre écran devra être similaire à la vue ci-dessous.

			Add	Sources			×
Add or Cre Specify HDL, n your project. (	<b>ate Desig</b> netlist, Block Create a nev	n Sources Design, and v source file	5 d IP files, or dir on disk and a	ectories cont dd it to your	taining those fil project.	e types to add	d to
+,   -	+ +						
-	Index 1	Name core	Library neorv32	Location	eo/neorv32/rtl		
<ul> <li>✓ Scan and</li> <li>✓ Copy sou</li> <li>✓ Add sour</li> </ul>	d add RTL <u>i</u> nd urces into pr rces from su	<u>A</u> dd Files clude files in oject bdirectories	A <u>d</u> d [	Directories	<u>C</u> reate Fil	e	
?			<	Back	<u>N</u> ext >	<u>F</u> inish	Cancel

Figure 4 : Capture d'écran de l'importation des sources sur Vivado

Il faut aussi importer le fichier **rtl/test\_setups/neorv32\_test\_setup\_bootloader.vhd**. Cette fois sans plus de complexité, il faut laisser la librairie par default.

Une fois cette importation faites il reste à dire à Vivado quel est le plus haut module de notre design, le module le plus haut est appelé "top module". Théoriquement le logiciel peut le sélectionner seul mais il est toujours mieux de le faire à la main pour être sûr. Pour ce faire, utilisez un clic droit sur le fichier du module en question puis "Set as top".

Vous aurez alors la liste de sources suivante :

Sources	? _ 🗆 🖒 ×
Q   素   ♠   +   ?   ● 0	•
✓	
> 🚍 Non-module Files (2)	
> neorv32_test_setup_bootloader(ne	eorv32_test_setup
> enerv32_top_inst : neorv32_top(neor	v32_top_rtl) (neon
> 🚍 Constraints	
> 🚍 Simulation Sources (3)	
> 🚍 Utility Sources	
<u>&lt;</u>	·····>
Hierarchy Libraries Compile Order	

Dernière étape, ajuster les paramètres de notre système à notre carte : nous voyons que le haut du fichier **neorv32\_test\_setup\_bootloader.vhd** définit des paramètres :



Le premier doit être remplacé par la fréquence de l'horloge d'entrée de notre FPGA (ou d'une PLL si on choisit de changer la fréquence de notre système). Ici notre zybo z7-10 a une fréquence d'entrée de 125MHz.

De même il faut vérifier que nos deux mémoires ne dépassent pas la capacité SRAM de notre FPGA, ici nous réservons 24KB, zybo z7-10 en a 270KB.

Ces paramètres permettent à notre code RTL de fonctionner correctement, par exemple la liaison série doit savoir quelle est la période de l'horloge pour mesurer la durée des signaux qu'elle reçoit. Maintenant il nous faut indiquer à Vivado la fréquence de l'horloge de notre design, aussi dans le même fichier nous précisons quel port de notre code est connecté à quelle broche du FPGA.

Pour ce faire nous importons un fichier déjà fait, via **add sources** puis "add or create constraints" nous importons ensuite le fichier **neorv32/constraints/zybo\_z7\_10.xdc**. Comme son nom l'indique ce fichier définit des contraintes uniquement valables pour les cartes ZYBO Z7 10. Pour le porter sur un autre FPGA il faut modifier la fréquence de l'horloge indiquée ainsi que changer les ports auxquels sont attribués des signaux.

Nous avons donc :

- Importé tous nos fichiers de description de NEORV.
- Dit à quels led/interupteurs devaient être connectés chacun des signaux.
- Défini la fréquence d'horloge de notre design.

Les deux étapes suivantes sont la compilation Vivado, et la programmation du FPGA. Sans rentrer dans le détail, la compilation Vivado (et quartus) se fait en 4 étapes visibles dans l'interfaces Vivado :



1. RTL ANALYSIS : vérifie qu'il n'y a pas d'erreur de syntaxe ou de logique dans notre code RTL

2. SYNTHESIS : compile notre code RTL en une suite de différents éléments logiques présents sur le FPGA, on parle de Look Up Table (LUT), cellules mémoires (SRAM), etc.

Une fois cette étape finie vous pourrez voir dans l'onglet "reports" un fichier "utilization" qui contient le nombre d'éléments logiques de votre FPGA utilisés par votre design.

3. **IMPLEMENTATION** : l'étape précédente nous fournit un graphe des éléments logiques utilisés par notre design et des liens logiques entre eux, seulement sur le FPGA ces composants sont fixes, le placement routage va prendre ces éléments et leur associer une position sur le FPGA puis tracer les connections entre eux.

Une fois cette étape finie vous pourrez voir la cartographie du design sur votre FPGA, comme présenté sur la figure 5 ci-dessous.

4. **PROGRAM** : le bitstream est un fichier (en général très lourd, plusieurs MB) qui décrit comment chaque élément du FPGA est configuré, son format est secret et est une grande raison du quasimonopole de Xilinx et Altera sur le marché.



Figure 5 : Utilisation de ressources de neorv32 sur un Zybo z7-10. Les grands carrés que vous voyez sont ce qu'on appelle de domaine d'horloge, en effet les FPGA ont tendance à être des puces assez grandes si bien que le temps de propagation de l'horloge de part et d'autre de la puce devient si important qu'il faut la scinder.

### 2.5 - Lancer l'exécution

Cette étape dépend du type de mode de programmation choisi. On présente ici la démarche avec un bootloader. Pour un direct boot, le code ayant été chargé dans la mémoire lors de la programmation du FPGA, il suffirait de redémarrer le processeur avec le signal **rstn\_i** que nous avons connecté à un bouton.

Avec le bootloader, méthode choisie pour cet exemple, il faut vous connecter en liaison série avec un terminal adapté, nous vous conseillons teraterm sur Windows, cutecom sur linux.

Il vous faut donc un moyen de connecter le port USB de votre ordinateur aux deux ports UART de votre FPGA, vous pouvez trouver des adaptateurs USB-série sur le net sans difficulté.

Vous pouvez modifier les paramètres UART mais par défaut ils devraient être : baud\_rate = 115200, data = 8bits, stop = 1bit, return = $\ r\$ n.

Une fois votre connexion établie, appuyez sur le bouton que nous avions désigné comme reset, celui-ci va relancer le processeur, vous devrez alors voir sur votre terminal le texte suivant :

<< NEORV32 Bootloader >> BLDV: Mar 7 2023 HWV: 0x01080107 CID: 0x00000000 CLK: 0x05f5e100 MISA: 0x40901106 XISA: 0xc0000fab SOC: 0xffff402f IMEM: 0x00008000 DMEM: 0x00002000

#### Autoboot in 10s. Press any key to abort.

Appuyez sur une touche pour interrompre le programme, il vous fournira alors un menu :

Available CMDs:		
h: Help		
r: Restart		
u: Upload		
s: Store to flash		
l: Load from flash		
x: Boot from flash (XIP)		
e: Execute		
CMD:>		

Pour uploader un programme, utilisez l'option "u", puis envoyez le binaire de votre programme via l'interface de votre terminal série. Le binaire est un fichier qui contient bit à bit le contenu de la mémoire programme, lors de l'envoi de ce fichier il faut faire attention à n'envoyer que le contenu du fichier et pas d'autres symboles, c'est une option activable sur cutecom et teraterm. Une fois le fichier envoyé le bootloader va le stocker en mémoire.

Vous pouvez ensuite lancer l'exécution avec l'option "e".

Félicitations vous avez un code qui tourne sur votre processeur embarqué sur FPGA ! ^^

### 2.6 - Projets pédagogiques utilisant NEORV32

Voici quelques idées de projets pour pousser plus loin et découvrir le monde de l'intégration système.

#### Idées de projets :

Difficulté faible : (pas besoin de coder son propre RTL)

- Utiliser le débogueur de NEORV32
- Mesurer l'impact des instructions M en termes de performance
- Mesurer l'impact des instructions C

Difficulté moyenne : (pas besoin de concevoir une architecture, conception très locale)

- Coder un timer programmable en VHDL et le connecter au processeur via le bus I2C, WHISHBONE, etc.
- Coder un accélérateur pour le calcul de certaines fonctions complexes (racine carrée, hash de crypto) et l'installer sur le bus externe de NEORV

Difficulté importante :

- Implémenter un accélérateur de calcul de certaines fonctions via l'interface X du cœur NEORV32.
- Utiliser le bus wishbone/AxiLite pour connecter deux instances de NEORV et faire un multicœur.

Exploratoire :

- Utiliser Litex pour générer une configuration multicœur de NEORV capable de faire tourner Linux.
- Concevoir un design ASIC de NEORV32.

## 3 - IBEX : SystemVerilog

Ibex est un processeur moderne développé par PULP sous la direction de Lucas Benini à Zurich.

Ibex est plus complexe que notre précédent processeur, cette complexité va lui permettre des performances très supérieures comme l'indique la Table 1.

Ibex dispose d'un pipeline 2 ou 3 étages nettement plus optimisé que celui de NEORV, deux bus données et instructions séparés, des options pour de vrais caches instructions et données, des modules de protection mémoire.

Il est aussi intéressant de noter que Ibex est à la base du projet OpenTitan, un projet de fabrication d'un processeur ayant une sûreté maximale, à ce titre il a fait l'objet d'une vérification formelle et fonctionnelle très poussée.

La particularité d'Ibex est aussi la modernité de ses outils de développements, Ibex utilise des gestionnaires de base de données de code pour se construire et s'interfacer avec des outils intégrés

EDA (Electronics Design Automation), de même Ibex est codé en System-Verilog 1800, une norme de 2017 qui est particulièrement nouvelle. Cette norme n'est pas supportée par Quartus (à l'exception de la version Pro, très onéreuse et peu fonctionnelle).

### 3.1 - Ibex-demo-system

Nous allons ici implémenter un Ibex-demo-system, c'est un microcontrôleur avec ibex en son centre, et des périphériques pour le rendre utilisable.

Vous trouverez les fichiers sur ce dépôt <u>https://github.com/ourspalois/ibex-demo-system</u>. Ce n'est pas le dépôt github officiel, mais un fork où nous avons corrigé un bug lié au compilateur et à ses options, ainsi que des problèmes liés à l'interface JTAG pour limiter le nombre de câbles que nous utilisons.

La particularité de Ibex est d'être développé avec des standards de programmation beaucoup plus modernes que NEORV, ainsi Ibex est composé de centaines de fichiers RTL structurés dans une arborescence complexe, là où dans NEORV tous les fichiers RTL étaient contenus dans le même dossier. Pour s'y retrouver, on utilise donc fusesoc, un outil opensource qui va gérer ces fichiers, et nous permettre de lancer des projets avec Vivado, Quartus et autres EDA.

### 3.2 - Utilisation de Fusesoc

Tout d'abord nous téléchargeons les fichiers de description d'Ibex-demo-system :

\$ git clone git@github.com:lowRISC/ibex-demo-system.git

\$ cd ibex-demo-system

Fusesoc est une librairie python, idéalement vous devriez utiliser un environnement virtuel pour l'installer :

\$ python3 -m venv .venv

\$ source .venv/bin/activate

\$ pip3 install -r python-requirements.txt

Ici nous utilisons le module venv de python, mais vous pouvez aussi utiliser conda.

### 3.3 - Compiler nos programmes

Attention pour Ibex il vous faut recompiler et installer votre compilateur RISC-V vers les extensions RV32i\_zicsr, une extension avec des registres de contrôle en plus. Pour ce faire il faut sur Ubuntu installer les paquets libmpc-dev, libexpat1-dev.



On crée un dossier pour contenir les sorties de notre compilateur, puis on lance la compilation avec l'outil Cmake, il faut aussi installer srecord (un paquet apt sur linux, qui permet de modifier des fichiers mémoire EEPROM).

Vous noterez que pour aller plus vite, sur une machine avec N cœurs cpu vous pouvez utiliser make -j N pour lancer la compilation en parallélisant sur tout le matériel disponible.

#### 3.4 - Lancer une simulation

Pour simuler le fonctionnement de notre processeur on utilisera Verilator, un simulateur OpenSource, vous pouvez trouver les instructions pour l'installer sur ce ce tutoriel <u>https://verilator.org/guide/latest/install.html</u> (attention, l'installation par paquet risque de fournir une version trop vieille, il faudra alors installer et compiler le logiciel vous-même.)

Verilator est un trans-compilateur, il va compiler notre code RTL en un exécutable C/C++ qui pourra ensuite être exécuté sur notre machine.

On a donc deux étapes :

- La compilation
- L'exécution

Nous utilisons fusesoc pour contrôler Verilator, avec ces instructions :

#### \$ fusesoc --cores-root=. run --target=sim --setup --build lowrisc:ibex:demo\_system

À ce point il est possible que vous ayez des erreurs pour des libraires manquantes, la solution simple est de trouver les paquets qui leur correspondent sur votre distribution et de les installer via votre installateur de paquets. Sur Ubuntu il faudra installer le paquet libelf-dev.

Cette commande est importante à comprendre, et contient deux passages importants :

• lowrisc:ibex:demo\_system désigne l'entité fusesoc que l'on souhaite compiler.

Pour faire court, vous pouvez avoir différents fichiers **.core** qui décrivent des entités/composants RTL différents (un pour un module UART, un autre pour la ram, etc.), et l'entité fusesoc correspond à leurs noms. Quand nous appelons l'entité **lowrisc:ibex:demo\_system** on demande en fait à fosesoc de réunir tous les fichiers de cette entité et ceux dont elle dépend.

target=sim indique à fusesoc quelle est la cible de la compilation, ici la cible nommée 'sim'.
 Cette cible est définie dans le fichier ibex\_demo\_system.core :

sim	:
	<: *default_target
c	lefault_tool: verilator
f	ilesets_append:
	- files_verilator
t	oplevel: top_verilator
t	ools:
	verilator:
	mode: cc
	verilator_options:
	# Disabling tracing reduces compile times but doesn't have a
	# huge influence on runtime performance.
	- 'trace'

- 'trace-fst' # this requires -DVM_TRACE_FMT_FST in CFLAGS below!
- 'trace-structs'
- 'trace-params'
- 'trace-max-array 1024'
- '-CFLAGS "-std=c++14 -Wall -DVM_TRACE_FMT_FST -DTOPLEVEL_NAME=top_verilator"
- '-LDFLAGS "-pthread -lutil -lelf"
- "-Wall"
- "-Wwarn-IMPERFECTSCH"
# RAM primitives wider than 64bit (required for ECC) fail to build in
# Verilator without increasing the unroll count (see Verilator#1266)
- "unroll-count 72"
parameters:
PRIM_DEFAULT_IMPL=prim_pkg::ImplGeneric

On y définit l'outil à utiliser, ici Verilator, et ses options (taille des traces, type d'erreurs qui seront remontées, etc.)

On a donc demandé à fusesoc de réunir nos fichiers RTL, puis de les interfacer avec verilator, et de lancer la compilation de nos fichier RTL en un exécutable qui réalise une simulation de notre processeur. Il ne reste donc qu'à lancer la simulation avec son exécutable :

\$./build/lowrisc\_ibex\_demo\_system\_0/sim-verilator/Vtop\_verilator meminit=ram,./sw/c/build/demo/hello\_world/demo

C'est en fait un appel à notre exécutable, qui avec une option donne des valeurs pour initialiser le contenu de la mémoire de notre système.

Cette simulation va créer un port série sur votre ordinateur, vous pourrez alors interagir avec en vous y connectant via votre terminal préféré. (Vous verrez le nom du port dans la sortie du simulateur).

#### 3.5 - Lancer une compilation vers un FPGA

-7 40

Maintenant pour compiler votre programme et le lancer sur FPGA l'idée est la même que pour la simulation, à la différence que la cible de fusesoc va changer de Verilator vers Vivado.

#### \$ fusesoc --cores-root=. run --target=synth\_zybo\_z7\_10 --setup --build lowrisc:ibex:demo\_system

Il faudra utiliser cette commande, qui comme pour Verilator construira un projet, puis l'interfacera avec Vivado. Celle-ci appelle une autre cible fusesoc qui définit les options d'appels de Vivado, notamment le numéro de série du FPGA cible, ici un Arty-7.

Syı	IUI_2yb0_27_10.
	<<: *default_target
	default_tool: vivado
	filesets_append:
	- files_xilinx
	- files_constraints_z7_10
	toplevel: top_zyboz7_10

tools:
vivado:
part: "xc7z010clg400-1" # zyboZ7-10 part number
parameters:
- SRAMInitFile
- PRIM_DEFAULT_IMPL=prim_pkg::ImplXilinx
flags:
use_bscane_tap: <i>true</i>

Ce code va lancer une compilation puis un placement routage sur le FPGA, et générer un fichier projet en **.xpr**. Vous pouvez l'ouvrir avec Vivado pour voir vos rapports de compilation et observer l'état de votre projet.

À ce point fusesoc aura lancé la synthèse et le placement routage de Vivado, il reste juste à programmer votre FPGA, pour ce faire vous pouvez soit utiliser une autre commande, mais dans un contexte éducatif nous vous conseillons d'utiliser l'interface graphique de Vivado. Pour ce faire vous pouvez utiliser la commande de compilation fusesoc, puis utiliser vivado pour ouvrir le fichier **.xpr** qui vous montrera le projet comme n'importe quel autre, vous verrez que le bitstream est déjà généré, il restera à sélectionner votre FPGA et à le programmer.

Le FPGA est maintenant programmé ! Cependant nous n'avons pas encore chargé de programmes en mémoire, pour ce faire nous allons utiliser l'interface de débogage de notre processeur.

Nous utiliserons un debugger, ici OpenOCD car opensource et simple d'utilisation. Le principe du débogueur est qu'il nous permet de lire et d'écrire dans les mémoires présentes sur notre bus mémoire, dans les registres de notre processeur, on pourra aussi arrêter l'exécution de programmes. Ce port de debug fonctionne via la liaison série qu'on utilise pour programmer le FPGA, en fait on utilise une interface Xilinx qui va intégrer le cœur RISCV dans une chaîne JTAG avec notre FPGA. C'est un tour de magie puisque aucun port JTAG n'apparaît dans notre top module, mais c'est un tour qui fonctionne très bien.

#### \$ ./util/load\_demo\_system.sh run ./sw/c/build/demo/blink\_led/blink\_demo

Vous verrez alors les leds de votre processeur s'allumer, c'est que le processeur peut faire tourner le programme, vous pourrez alors en changeant d'exécutable lancer d'autres programmes de demo : un hello world en série par exemple : ./sw/c/build/demo/hello\_world/demo.

### 3.6 - Projets pédagogiques avec Ibex

Ibex est massivement plus complexe que NEORV32, nous ne recommandons pas de l'aborder avant le master ou la troisième année de BUT/DUT.

Mais cette complexité vient avec des avantages, notamment en termes de performance hardware, mais aussi d'efficacité à développer. Aussi pour des élèves particulièrement intéressés par le développement hardware, il sera important de maîtriser ses modes de fonctionnement et outils car ce sont ceux de l'industrie.

#### Idées de projets :

Difficulté faible : (pas besoin de coder son propre RTL)

- Utiliser le port SPI pour contrôler un écran LCD.
- Mesurer l'impact des instructions M, C, et E en termes de performance.

Difficulté moyenne : (pas besoin de concevoir une architecture, conception très locale)

- Coder un timer programmable en SystemVerilog et le connecter au processeur via le bus SPI.
- Coder un accélérateur pour le calcul de certaines fonctions complexes (racine carrée, hash de crypto) et l'installer sur le bus SPI.

Difficulté importante :

- Implémenter un accélérateur de calcul de certaines fonctions dans le pipeline de Ibex, ou via son interface X.
- Changer Ibex pour un cœur RISC-V plus grand comme le CVA5 de Openhwgroup.

Exploratoire :

- Chercher à implémenter un accélérateur vectoriel sur Ibex.
- Concevoir un design ASIC de Ibex, avec des outils OpenSource comme OpenLane.

# Référence :

[1]: L'émergence de l'architecture RISC-V, T. Ballet, A. Juton, Juillet 2025, <u>https://sti.eduscol.education.fr/si-ens-paris-saclay/ressources\_pedagogiques/lemergence-de-</u> <u>larchitecture-risc-v</u>

Ressource publiée sur Culture Sciences de l'Ingénieur : <u>https://sti.eduscol.education.fr/si-ens-paris-saclay</u>