
**SIN : Maquettage d’une solution en réponse à un cahier des charges**

Module SIN 1.1 : Concevoir un système local et permettre le dialogue entre l’homme et la machine

Ressources sur : Le bus SPI



Sommaire

[1. Présentation du bus SPI 3](#_Toc287298080)

[a) Origine 3](#_Toc287298081)

[b) La philosophie du bus SPI 3](#_Toc287298082)

[c) Les champs d’application du bus SPI 3](#_Toc287298083)

[2. Propriétés physiques du bus SPI 4](#_Toc287298085)

[a) Le support physique 4](#_Toc287298086)

[b) Synoptique d'une liaison SPI Maître-Esclave 5](#_Toc287298087)

[c) Format de transfert de données 6](#_Toc287298088)

[d) Synoptique d'une liaison SPI Maître-Multi-Esclaves 8](#_Toc287298089)

[e) Bus SPI et niveaux électriques 9](#_Toc287298090)

[3. Les différents autres noms utilisés avec un bus SPI 10](#_Toc287298091)

[a) SCK : 10](#_Toc287298092)

[b) SDI, DI, SI, SDO, DO, SO : 10](#_Toc287298093)

[c) nCS, CS ,nSS, STE : 10](#_Toc287298094)

[d) QSPI Queued Serial Peripheral Interface : 10](#_Toc287298095)

[e) Avantages et Inconvénients du bus SPI 10](#_Toc287298096)

[4. Constitution d’un système Motorola 11](#_Toc287298097)

[a) Le diagramme bloc SPI : 11](#_Toc287298098)

[b) Le registre SPCR: Serial Peripheral Control Register 11](#_Toc287298099)

[c) Le registre SPSR: Serial Peripheral Status Register 12](#_Toc287298100)

[d) Le registre SPDR: Serial Peripheral Data Register 12](#_Toc287298101)

[e) Le système de détection d'erreur SPI : 12](#_Toc287298102)

[5. Constitution pour un système à microcontrôleur PIC (Microchip) 13](#_Toc287298103)

[a) Le MSSP Control Register 1 (SSPCON1) 13](#_Toc287298104)

[b) Le MSSP Status Register (SSPSTAT) 14](#_Toc287298105)

[c) Le Serial Receive/Transmit Buffer Register SSPBUF 14](#_Toc287298106)

[d) Le MSSP Shift Register 14](#_Toc287298107)

[6. Complément 'SD Card' 15](#_Toc287298108)

[7. Bibliographie et sources 15](#_Toc287298109)

# Présentation du bus SPI

## Origine

La sophistication et la complexité des appareils grand public ne permet plus l'échange entre composants électroniques par liaisons parallèles, ces liaisons devenaient de plus en plus nombreuses et encombrantes. Dans ces systèmes à base de microcontrôleurs (téléphones mobiles...), les échanges de données entre les composants se font maintenant avec des bus série.

Dans le but de minimiser ces liaisons, et par conséquent d’en augmenter la fiabilité, a été créé le bus série **SPI** (**S**ynchronous **P**eripheral **I**nterface), initialement développé par Motorola.

D’autres fabricants (Microchip, Atmel, Texas Instrument...) ont adopté pour ce type de liaison et de nombreux composants sont apparus (mémoires, capteurs, microcontrôleurs ...)

## La philosophie du bus SPI

Bus synchrone série à haut débit, multipoint ( 1 maître / 1 ou plusieurs esclaves)

Initialement développé par **MOTOROLA** pour les

microcontrôleurs 68xx

Transmission en "FULL DUPLEX"

Pas de contrôle physique de données

**Bus SPI**

Protocole simple. Pas d’adressage (sélection  
de l’esclave).

Lignes de communication unidirectionnelles.  
Transmission à courte distance.

## Les champs d’application du bus SPI

Il est utilisé pour la communication rapide de données entre périphériques d'un appareil comme par exemple les mémoires, les systèmes d'affichage, carte SD,etc.

Champs d'application du bus SPI

Produits grands publics :

* Téléphonie (afficheurs...)
* Communication entre µp
* Robotique (drone...)

# Propriétés physiques du bus SPI

## Le support physique

Supports physiques du SPI

Fils de cuivre

Piste imprimées

**Les caractéristiques de fonctionnement du bus SPI**

Les données échangées sont des **octets**. La transmission s’effectue sur 2 fils monodirectionnels (nommés MOSI, MISO).

Une horloge indépendante fixée par le maître synchronise les échanges (en général sur front).

La fréquence de l’horloge de transmission est comprise entre 1 Mhz et 20 Mhz (selon les performances des circuits reliés au bus).

Il n’y a pas d’adressage des esclaves (comme sur un bus i2C par exemple). L’esclave devient actif au moyen d’une ligne de sélection de boîtier dédiée (généralement active à l'état bas).

La ligne est constituée de 3 fils auxquels il faut ajouter les fils de sélection d'esclave.

**SCLK (serial clock)** :

Horloge du bus (produite par le maître)

**MOSI (Master Out Slave In)** :

Données du maître vers l’esclave actif

**MISO (Master In Slave Out)** :

Données de l’esclave actif vers le maître

**SSn (**Slave Select n) :

Sélection de l'esclave n à destination de la transmission

SCLK

MOSI

MISO


SSn

**La fréquence d'horloge de transmission (maître) est paramétrable :**

Par exemple pour un AT80C5112 en mode maître, les 3 bits du registre SPCON (Serial Peripheral CONtrol register) SPR2, SPR1 et SPR0 permettent de choisir parmi 7 fréquences, obtenues par division de la fréquence de l’horloge du microcontrôleur.

|  |  |  |  |
| --- | --- | --- | --- |
| SPR2 | SPR1 | SPR0 | Fréquence de l’horloge SPI |
| 0 | 0 | 0 | Fμc/2 |
| 0 | 0 | 1 | Fμc/4 |
| 0 | 1 | 0 | Fμc/8 |
| 0 | 1 | 1 | Fμc/16 |
| 1 | 0 | 0 | Fμc/32 |
| 1 | 0 | 1 | Fμc/64 |
| 1 | 1 | 0 | Fμc/128 |

## Synoptique d'une liaison SPI Maître-Esclave



On utilise le principe du registre à décalage. Dans le cas ci-dessus, en 8 périodes d'horloge, l'octet passe du registre du maître à celui de l'esclave et réciproquement le contenu du registre d'esclave est passé dans celui du maître (full-duplex : simultanéité des transferts). Puisqu’il ne peut pas y avoir de collisions lors du transfert, il n'y a pas besoin d'arbitrage.

**Lien avec le modèle OSI**

La couche 2 est réalisée par le contrôleur SPI intégré dans un microcontrôleur.

**Polarisation de la ligne MISO**

**MISO**

**+5V**

**RP**

Lorsque le bus est inutilisé, ce qui revient à dire qu’aucun esclave n’est sélectionné, la ligne MISO est à l’état haute impédance, ce qui ne permet pas d’en définir l’état logique.

On évite cela par l’utilisation d’une résistance de polarisation, de 5 à 50 kOhms, qui n’a aucune influence sur la vitesse de transmission (contrairement à ce qui se passe pour un bus i2C).

**Rôle des bits CPOL et CPHA (pour un AT80C5112) dans le mode de service du bus SPI**

Dans les caractéristiques du bus SPI du microcontrôleur AT80C5112, on peut déterminer, grâce à deux paramètres, les fronts où les données sont transmises (acquisitions des valeurs) et les moments où elles peuvent êtres modifiées.

Ces deux paramètres sont les bits CPOL (ClockPolarity) et CPHA (ClockPhase).

Il existe donc 4 modes de transmission différents (voir tableau ci-dessous). Pour une transmission correcte il faut que ces paramètres soient réglés de la même manière pour tous les composants reliés au bus.

|  |  |  |
| --- | --- | --- |
| **Mode SPI** | **CPOL** | **CPHA** |
| **0** | **0** | **0** |
| **1** | **0** | **1** |
| **2** | **1** | **0** |
| **3** | **1** | **1** |

Le **CPOL** détermine si au repos l’horloge est au niveau BAS (CPOL=0) ou HAUT (CPOL=1).

Le **CPHA** détermine à quel front de l’horloge les données sont transmises. CPHA=0 les données sont valides au premier front d’horloge, CPHA=1 elles sont valides au deuxième front.


## Format de transfert de données

Lorsque CPHA = 0, les données sont valides au premier front du signal d’horloge. La polarité CPOL détermine s’il s’agit d’un front montant ou descendant.

En effet, pour CPOL=0, au repos, l’horloge est au niveau BAS; le premier front est donc un front montant.

Pour CPOL=1, au repos, l’horloge est sur le niveau HAUT; le premier front est donc un front descendant.


La polarité de l’horloge n’ayant pas d’influence sur le moment où le premier bit de données est valide elle n’a pas d’effet sur le format du transfert de données (voir figure ci-dessous).



Lorsque CPHA = 1, les données sont réceptionnées avec le deuxième front du signal d’horloge.

Pour CPOL=0, au repos, l’horloge est au niveau BAS et monte au niveau HAUT après le premier front, le deuxième front est donc un front descendant.

Pour CPOL=1, au repos, l’horloge est au niveau HAUT et descend au niveau BAS après le premier front; le deuxième front est donc un front montant.



## Synoptique d'une liaison SPI Maître-Multi-Esclaves

Le maître sélectionne un seul et unique esclave avec lequel il veut rentrer en communication par la mise à niveau logique zéro de /SS 1 2 3, puis, après 8 fronts d'horloge, l'octet de donnée est transféré.

La patte MISO de l'esclave non sélectionné est à l'état haute impédance.

La seule limite au nombres d'esclaves est en fait la possibilité de broches SS du maître.


Cas de la daisy chain (esclave en guirlande, en cascade...)

Le maître sélectionne tous les esclaves par la mise à niveau logique zéro de /SS , puis après 3\*8 fronts d'horloge, les 3 octets de données sont transférés (dans le cas d’un octet par esclave).


Cette disposition permet de réduire le nombre de lignes /SS, mais en contre partie il faudra un "buffer" plus grand dans le maître (ou une gestion du soft plus élaborée).

## Bus SPI et niveaux électriques


Les signaux échangés sont de types TTL ou CMOS. Il pourra-t-être envisagé dans certains cas de placer des résistances de Pull-up de 47kΩ (voir figure1: utilisation d'un multiplexeur MAXIM MAX350).



Si on utilise des composants de tension d'alimentation différente par exemple un µp en 5v et un capteur en 3.3v, il convient de procéder à une adaptation du niveau de tension des broches MOSI, SS, SCLK (la MISO n'est pas affectée car compatible avec le µp) par diviseur de tension à base de résistance 1/4 de watt.



**Oscillogrammes des signaux électriques SPI**

****

# Les différents autres noms utilisés avec un bus SPI

## SCK :

Il s'agit de l'horloge de synchronisation des échanges, elle est générée par le maître et est commune à tous les éléments du bus. Cela a pour avantage d’éviter que chaque composant possède son propre quartz avec les problèmes de précision que cela impose.

## SDI, DI, SI, SDO, DO, SO :

Il s'agit de la patte de Serial Data In; dans ce cas de convention d'écriture il convient de relier la SDI du maître à la SDO du ou des esclaves.

Il s'agit de la patte de Serial Data Out; dans ce cas de convention d'écriture il convient de relier la SDO du maître à la SDI du ou des esclaves.

## nCS, CS ,nSS, STE :

Il s'agit de la patte /SS Slave Select générée par le maître.

## QSPI Queued Serial Peripheral Interface :

C'est un type de contrôleur dédié et spécifique qui permet certains transferts de données sans l'utilisation du processeur, mais en faisant appel à des pointeurs programmables, pointant une file d'attente de données.

Ce n'est pas un autre type de bus série.

## Avantages et Inconvénients du bus SPI


|  |  |
| --- | --- |
| Avantages | Inconvénients |
| Communication en Full Duplex | Pas d'adressage possible |
| "Indépendant" du nombre de bits à transmettre | Utilisation sur très courte distance (même carte) |
| Pas de collision possible | Nécessite plus de fils que I²C |
| Les esclaves utilisent l'horloge du maître pas de problème de précision de quartz | Pas d'acquittement (le maître ne sait pas s’il est écouté) |
| Beaucoup plus rapide que I²C en mode standard |  |
| Possibilité de configuration à plusieurs maîtres |  |

# Constitution d’un système Motorola

**Registre à programmer**

**Registre à décalage et buffer**

## Le diagramme bloc SPI :




**Broches du bus SPI (port D 1008h)**

Ne pas oublier de configurer le DDR du port D en 1009h


Le mode SPI peut-être configuré pour fonctionner soit en Maître soit en Esclave, la vitesse de transmission varie de 1,5 MHz à 3 MHz. On remarque la bidirectionnalité du registre à décalage.

## Le registre SPCR: Serial Peripheral Control Register




|  |  |
| --- | --- |
| SPIE | Validation de l'interruption en fin de transfert  = 1 interruption validée (si le SPIF du SPSR passe à 1 on a une interruption)  = 0 interruption inhibée (si le SPIF du SPSR passe à 1 on n'a pas interruption, il faut le scruter) |
| SPE | Validation SPI  = 1 le port D est en SPI  = 0 le port D est en I/O normal |
| DOWM | Port D Wire or Mode Option :  =1 les sorties du port D sont en type collecteur ouvert  = 0 elles sont de types CMOS |
| MSTR | Master Mode Select:  = 1 le 68HC est en Master (SS à 1)  = 0 le 68HC est en Slave (SS à 0) |
| CPOL | Clock POLarity  = 1 le SCK est à 1 au repos  = 0 le SCK est à 0 au repos |
| CPHA | Clock PHAse  = 1 le SCK est valide sur front montant  = 0 le SCK est valide sur front descendant |
| SPR1 & 0 | = 00 l'horloge interne est divisée par 2  = 01 l'horloge interne est divisée par 4  = 10 l'horloge interne est divisée par 8  = 11 l'horloge interne est divisée par 16  Pas d'effet en mode slave |

## Le registre SPSR: Serial Peripheral Status Register



|  |  |
| --- | --- |
| SPIF | Drapeau de fin de transfert SPI / Flag SPI (si SPIE=1)  = 1 le transfert est terminé  = 0 le transfert n'est pas terminé |
| WCOL | Write COLlision  = 1 collision en écriture détectée  = 0 pas de collision |
| MODF | Mode Fault: drapeau qui indique un défaut de mode  = 1 (le 68HC est en master avec un SS=0)  = 0 |

## Le registre SPDR: Serial Peripheral Data Register



C'est le registre où s'effectue le transfert des données.

## Le système de détection d'erreur SPI :


Seules 2 types d'erreurs sont détectés:

Erreur de mode: détection d'un niveau bas sur SS alors que le 68HC est déclaré en Maître, il ne peut y avoir 2 maîtres sur le même bus SPI

Erreur de collision: détection d'une écriture dans le SPDR alors que le transfert n'est pas terminé.

# Constitution pour un système à microcontrôleur PIC (Microchip)

## Le MSSP Control Register 1 (SSPCON1)


. 

|  |  |
| --- | --- |
| bit 7 **WCOL** | **:** Write Collision Detect bit (Transmit mode only)  1 = Le registre SSPBUF register est écrit pendant que l'octet prévu est transmis  (Doit être effacé par le programme)  0 = Pas de détection |
| bit 6 **SSPOV** | **:** Receive Overflow Indicator bit**(1)**  SPI mode esclave:  1 = un nouvel octect est reçu pendant que le registre SSPBUF est encore en possession de l'ancien. En cas d'"overflow"(débordement) la donnée du SSPSR est perdue. Le débordement n'intervient que dans le mode Esclave. L'utilisateur doit lire le SSPBUF, seulement en cas de transmission de donnée, pour éviter le maintien de l'owerflow il doit être effacer dans le soft.  0 =Pas de débotrdement |
| bit 5 **SSPEN** | **:** Master Synchronous Serial Port Enable bit  1 = validation de la configuration SCK, SDO, SDI and SS comme port série**(2)**  0 = pas de validation du mode SPI, les broches sont en E/S normales**(2)** |
| bit 4 **CKP** | **:** Clock Polarity Select bit  1 = horloge au niveau haut logique au repos  0 = horloge au niveau bas logique au repos |
| bit 3-0 **SSPM3:SSPM0** | **:** Master Synchronous Serial Port Mode Select bits  0101 = SPI mode Esclave, clock = SCK, SS non validée, SS peut être utilisée en E/S**(3)**  0100 = SPI mode Esclave, clock = SCK , SS (select slave) validée**(3)**  0011 = SPI mode Maître, clock = TMR2 output/2**(3)**  0010 = SPI mode Maître , clock = FOSC/64**(3)**  0001 = SPI mode Maître , clock = FOSC/16**(3)**  0000 = SPI mode Maître , clock = FOSC/4**(3)** |

**Note 1:** Dans le mode Maître , le bit de dépassement n'est pas mis à 1 à chaque transmission ou nouvelle réception mais est initialisé par une écriture dans le registre SSPBUF.

**2:** Si validé, cette broche doit être configuré comme une entrée ou une sortie.

## Le MSSP Status Register (SSPSTAT)



|  |  |
| --- | --- |
| bit 7 **SMP** | **:** Sample bit  **Dans le mode Maître**  1 = Echantillonnage de la donnée entrante à la fin du temps de sortie de la données sortante  0 = Echantillonnage de la donnée entrante au millieu du temps de sortie de la données sortante  **Dans le mode Esclave mis à 0** |
| bit 6 **CKE** | **:** SPI Clock Select bit  1 = Transmission sur front de l'état actif vers état repos de l'horloge  0 = Transmission sur front de l'état repos vers état actif de l'horloge  **Dans le mode Esclave mis à 0** |
| bit 0 **BF** | **:** Buffer Full Status bit (Receive mode only)  1 = Réception complète, SSPBUF plein  0 = Réception incomplète , SSPBUF vide |

Les bits 1, 2, 3, 4 et 5 ne sont pas utilisés en mode SPI.

## Le Serial Receive/Transmit Buffer Register SSPBUF

Ce registre est utilisé pour lire ou écrire les données de / vers l'extérieur du PIC.

## Le MSSP Shift Register

**Ce registre n'est pas accessible en direct**

Ce registre est utilisé pour recevoir / envoyer les données de / vers l'extérieur du PIC.


**Broches du bus SPI**


Pendant les opérations de transmission, les 2 registres SSPSR et SSPBUF créent un double tampon receveur, lorsque le SSPSR à reçu un octet, il le transfère au SSPBUF en provoquant la mise à 1 de SSPIF.

# Complément 'SD Card'

Les cartes SD possèdent plusieurs interfaçages possibles dont un bus SPI. Le schéma ci-dessous présente la connectique des cartes SD, on y retrouve les broches spécifiques du bus SPI.

Avec un microcontrôleur incluant une interface SPI spécifique et une programmation pour les routines supplémentaires d'accès à la mémoire de la carte, on peut développer des applications sur ce type de carte (voir les liens proposés). Cependant, le protocole utilisé est complexe et, si l’on souhaite avoir une structure de fichier utilisable sur un ordinateur, on est confronté au problème de la FAT…





1. System Summary 4.1: A short version of the MMCA System Specification 4.1. http://www.mmca.org/compliance/buy\_spec/MMCA\_System\_SummaryV41.pdf
2. SD Card Physical Layer Specification: Simplified version V1.01. http://www.sdcard.org/sdio/Simplified Physical Layer Specification.PDF

# Bibliographie et sources

**Internet** : documents constructeurs motorola, microchips, Maxim.

Cours et diaporama sur les liaisons séries de T.Berenguer, P Monassier, B Nourry.