

# ETUDE et PEDAGOGIE

## Calculateur pour pilote automatique de bateau

Bilan de l'empreinte carbone et  
ingénierie concurrente d'un système  
électronique embarqué

# Etude du système

Etude

- Une étude concurrente logicielle et matérielle, (co-design)


Projet  
Pédagogique

- Problématiques technologiques :

Conclusion

- Pilotage automatique d'un bateau,
- Gestion de l'énergie d'un système embarqué,
- Immunité et perturbations électromagnétiques,
- Protection contre les décharges électrostatiques,
- Bilan de l'impact carbone, éco-conception.

# Le Besoin




Etude

Projet  
Pédagogique

Conclusion

# Déploiement



Etude


Projet

Pédagogique


Conclusion

# Pilotage automatique

sd Asservir Gouvernail



1: setAngleBarre()



3: setCommandeMoteur()



2: getAngleBarre()



Etude

Projet  
Pédagogique



Conclusion

# Ingénierie concurrente

Etude

Projet  
Pédagogique

Conclusion



# Gestion de l'énergie

Etude

Projet  
Pédagogique

Conclusion




Schéma S4, S5

# Multiplicateur de tension

Etude

Projet

Pédagogique

Conclusion

```
-- genhdl\intermos/intermos.vhd
-- Generated by SystemVision netlister 1.0
build 2006.34.1
```

```
library ieee;
library edulib;
use ieee.std_logic_1164.all;
use ieee.electrical_systems.all;
use ieee.mechanical_systems.all;
use ieee.fluidic_systems.all;
use ieee.thermal_systems.all;
use ieee.radiant_systems.all;
use work.all;
```

```
entity INTERMOS is
end entity INTERMOS;
```

```
architecture arch_INTERMOS of INTERMOS is
    terminal V_PULSE: ELECTRICAL;
    terminal E_1: ELECTRICAL;
    terminal E_2: ELECTRICAL;
    terminal V_12V: ELECTRICAL;
    terminal E_3: ELECTRICAL;
    terminal S_OUT: ELECTRICAL;
```

```
begin
```

```
    C104 : entity EDULIB.CAPACITOR(IDEAL)
        generic map ( CAP => 10.0E-6 )
        port map ( P1 => E_3,
                  P2 => V_PULSE );
```

```
    C101 : entity EDULIB.CAPACITOR(IDEAL)
        generic map ( CAP => 10.0E-6 )
        port map ( P1 => E_1,
                  P2 => V_PULSE );
```

```
    C99 : entity EDULIB.CAPACITOR(IDEAL)
        generic map ( CAP => 10.0E-6 )
        port map ( P1 => E_2,
                  P2 => V_12V );
```

```
    C105 : entity EDULIB.CAPACITOR(IDEAL)
        generic map ( CAP => 10.0E-6 )
        port map ( P1 => S_OUT,
                  P2 => E_2 );
```

```
    C100 : entity EDULIB.CAPACITOR(IDEAL)
        generic map ( CAP => 10.0E-6 )
        port map ( P1 => S_OUT,
                  P2 => ELECTRICAL_REF );
```

```
    D22 : entity EDULIB.DIODE(IDEAL)
        port map ( P => V_12V,
                  N => E_1 );
```

```
    D23 : entity EDULIB.DIODE(IDEAL)
        port map ( P => E_1,
                  N => E_2 );
```

```
    D24 : entity EDULIB.DIODE(IDEAL)
        port map ( P => E_2,
                  N => E_3 );
```

```
    D25 : entity EDULIB.DIODE(IDEAL)
        port map ( P => E_3,
                  N => S_OUT );
```

```
V_PULSE1 : entity EDULIB.V_PULSE(IDEAL)
    generic map ( AC_MAG => 1.0,
                  PERIOD => 4.4 S,
                  PULSE => 12.0,
                  WIDTH => 2.2 S )
    port map ( POS => V_PULSE,
              NEG => ELECTRICAL_REF );
```

```
V1 : entity EDULIB.V_CONSTANT(IDEAL)
    generic map ( LEVEL => 12.0 )
    port map ( POS => V_12V,
              NEG => ELECTRICAL_REF );
```

```
end architecture arch_INTERMOS;
```



# Multiplicateur de tension

```
-- Use proposed IEEE natures and packages
```

```
library IEEE;
```

```
use IEEE.electrical_systems.all;
```

```
entity capacitor is
```

```
    generic ( cap : capacitance;
```

```
    -- Capacitance [F]
```

```
    v_ic : real := real'low);
```

```
    -- Initial voltage
```

```
--(activated by IF statement below)
```

```
    port ( terminal p1, p2 : electrical);
```

```
end entity capacitor;
```

```
-----  
-- Ideal Architecture (I = C * dV/dt)
```

```
-- Includes initial condition  
-----
```

```
architecture ideal of capacitor is
```

```
    quantity v across i through p1 to p2;
```

```
Begin
```

```
if domain = quiescent_domain and v_ic /=  
real'low use
```

```
    v == v_ic;
```

```
else
```

```
    i == cap * v'dot; -- Fundamental
```

```
equation
```

```
end use;
```

```
end architecture ideal;
```

```
M. NIRLO Yann 2009
```

```
Library IEEE;
```

```
use IEEE.math_real.all;
```

```
-- Use IEEE natures and packages
```

```
use IEEE.electrical_systems.all;
```

```
-- FUNDAMENTAL_CONSTANTS package  
needed for Boltzmann constant
```

```
-- (PHYS_K = Joules/Kelvin) and electron  
charge (PHYS_Q = coulomb)
```

```
use IEEE.FUNDAMENTAL_CONSTANTS.all;
```

```
entity diode is
```

```
    generic ( Isat : current := 1.0e-14); --
```

```
Saturation current [Amps]
```

```
    port ( terminal p, n : electrical);
```

```
end entity diode;
```

```
-----  
-- Ideal Architecture: i = is*(exp(v/vt) - 1)  
-----
```

```
architecture ideal of diode is
```

```
-- Declare internal quantities and constants
```

```
quantity v across i through p to n;
```

```
constant TempC : real := 27.0;
```

```
-- Ambient Temperature [Degrees]
```

```
constant TempK : real := 273.0 + TempC;
```

```
-- Temperature [Kelvin]
```

```
constant vt : real :=
```

```
PHYS_K*TempK/PHYS_Q; -- Thermal
```

```
Voltage
```

```
-- This function is to limit the exponential  
function to avoid convergence
```

```
-- problems due to numerical overflow.
```

```
At x=100, it becomes a straight line
```

```
-- with slope matching that at the  
intercept.
```

```
function limit_exp( x : real ) return real is
```

```
    variable abs_x : real := abs(x);
```

```
    variable result : real;
```

```
begin
```

```
    if abs_x < 100.0 then
```

```
        result := exp(abs_x);
```

```
    else
```

```
        result := exp(100.0) * (abs_x - 99.0);
```

```
    end if;
```

```
-- If exponent is negative, set exp(-x) =  
1/exp(x)
```

```
    if x < 0.0 then
```

```
        result := 1.0 / result;
```

```
    end if;
```

```
    return result;
```

```
end function limit_exp;
```

```
begin -- ideal architecture
```

```
-- Fundamental equation
```

```
i == Isat*(limit_exp(v/vt) - 1.0);
```

```
end architecture ideal;
```

Etude

Projet

Pédagogique



Conclusion

# Multiplicateur de tension

Etude

Projet  
Pédagogique

Conclusion



# Immunité aux perturbations

- Sources de perturbations externes
- Sources de perturbations internes
- Perturbations conduites et rayonnées


Présentation  
du système

Etude


Projet  
Pédagogique

Conclusion


Boucle et aire de courant



Capacités parasites du circuit






Bouclage des Masses





# Immunité aux perturbations



Présentation  
du système


Etude

Projet  
Pédagogique

Conclusion


# Immunité aux perturbations

Découplage au plus près des circuits intégrés pour abaisser l'impédance des lignes lors des perturbations



# Perturbations

Norme européenne pour les appareils de traitement de l'information



Etude



Projet  
Pédagogique

Conclusion



# Protections contre les décharges électrostatiques

Varistances , MOV V33ZA\_



Etude

Projet


Pédagogique

Conclusion




# Limitation des perturbations

## Limitation des variations de tension dans le temps



--banc d'essai



LIBRARY DISCIPLINES;

LIBRARY IEEE;

USE DISCIPLINES.ELECTROMAGNETIC\_SYSTEM.ALL;

USE IEEE.MATH\_REAL.ALL;

ENTITY essai IS

END;

ARCHITECTURE behav OF essai IS

    TERMINAL n1 : ELECTRICAL;

    SIGNAL S1 : bit;

BEGIN


    RC1: ENTITY RC (behav) PORT MAP (n1,electrical\_ground);

    DA1: ENTITY can (behav) PORT MAP



    (n1,electrical\_ground,S1);

    trm: ENTITY trame (behav) PORT MAP (S1);


END;



# Bilan de l'impact carbone, éco-conception



# Projet pédagogique

- Du réel au réel en passant par le modèle
  - Etude de système, SHEBT
  - Une taxonomie CAACAT
  - Référentiel du BTS ATI
- 

Calculateur pour pilote automatique de bateau

UML : Unified Modeling Language

VHDL-AMS: Very high speed integrated circuit Hardware Description Language

Ingénierie Concurrente et éco- conception


Présentation  
du système

Etude

Projet  
Pédagogique

Conclusion

# Progression



Présentation  
du système

Etude

Projet  
Pédagogique

Conclusion

# Thèmes d'intérêts

**Thème 1 : Etude du système pour mettre en perspective l'ensemble d'éléments en interactions, organisé, répondant à un besoin, identifiable par une frontière, consommant de l'énergie et ayant une dynamique.**

**Thème 2 : Etude des méthodes de travail et solutions constructives**

**Thème 3 : Les enjeux de l'électronique embarquée**

# Compétences

- C71 Mettre en œuvre des postes d'essais et mesures
- C6 Organiser et suivre
  - Un projet
  - La qualité
  - La maintenance
  - La sécurité
  - La qualité
- C55 Etablir et rédiger un compte rendu de réunion
- C54 Etablir et rédiger un devis
- C51 Etablir et rédiger un cahier des charges
- C52 Etablir et rédiger une notice technique
- C42 Déterminer les performances d'un système par l'expérimentation
- C41 Déterminer les performances d'un système par le calcul
- C31 Concevoir ou modifier une solution technique
- C2 Analyser un document technique, une solution technique, une norme, un protocole d'essais.
- C14 Dialoguer avec fournisseurs, utilisateurs, clients, personnels
- C13 Présenter oralement un document
- C12 Participer à la veille technologique
- C11 Rechercher et trier des informations pour mettre à jour une base de données ou une bibliothèque

**Présentation  
du système**

**Etude**

**Projet**

**Pédagogique**

**Conclusion**

# Conclusion

**Présentation  
du système**

★ Une Approche de systèmes complexes

**Etude**

★ Utilisation Passionnante d'outils Performants de conception concurrente

**Projet  
Pédagogique**

★ Une Perception de l'éco-conception

**Conclusion**

★ Une Richesse technologique et pédagogique de systèmes embarqués

★ Des étudiants captivés



# Calculateur pour pilote automatique de bateau

Présentation  
du système

Etude

Projet  
Pédagogique

Conclusion

