# Sciences et technologies de l'Industrie et du développement durable

### SIN-FPGA – DESCRIPTION PAR MACHINE A ETATS



Documents ressources: http://www.altera.com/literature/lit-index.html

Introduction to Quartus II : intro\_to\_quartus2.pdf Documentation QUATUS : quartusii\_handbook.pdf Documentation KIT DE2 : DE2\_UserManuall.pdf Mode d'emploi du simulateur : ModelSim Tutorial : modelsim\_tutorial\_ug.pdf Data sheet : <u>http://www.altera.com/literature/lit-cyc2.jsp</u>

#### Logiciels :

ALTERA QUARTUS II et Mentor Graphic ModelSim : https://www.altera.com/download/software/quartus-ii-we https://www.altera.com/download/software/modelsim

<u>Matériel</u>: Carte ALTERA DE2 : <u>http://www.altera.com/education/univ/materials/boards/de2/unv-de2-board.html</u>

QUARTUS dispose d'un outil de développement graphique de description par machine à états. Après le dessin, la machine à états est codée par QUARTUS en langage de haut niveau (VHDL ou VERILOG)

La validation du comptage ou du décomptage des véhicules entrant dans le parking (le projet support) nécessite un séquencement particulier avec une réaction sur front montant, le transfert d'une impulsion de comptage ou décomptage si le nombre de place le permet.

La description par machine à états est alors particulièrement adaptée et fera l'objet du dernier exercice de ce TP.

*Le TP fait appel à des connaissances simples du langage VHDL. Consulter le livre de J.Weber et S.Moutault <u>http://books.google.fr/books?id=AKolOwjcqnUC</u>* 

#### 1) Résoudre un problème séquentiel par MAE dans QUARTUS II

On désire réaliser la logique d'une commande de moteur pas à pas avec la possibilité d'effectuer la rotation en pas entier ou en demi-pas. Le moteur tournera uniquement dans le sens horaire.

http://fr.wikipedia.org/wiki/Moteur\_pas à pas



Phases de commande des 4 bobines du moteur, le problème est similaire avec un moteur bipolaire.

#### Pas entier :



Les chronogrammes ci-dessus font apparaitre les quatre phases du mode pas entier et les huit phases du mode demi-pas.

#### 2) Description par machine à état : commande de moteur pas à pas

Créer un projet Quartus appelé motpp\_mae pour un FPGA EP2C35672C6 (équipant la carte DE2)

 Cliquer « File − New » ou □ puis sélectionner «State Machine File »

 Une fenêtre de l'éditeur graphique de machine à état est créé



SIN3 – FPGA – Description par machine à états

En suivant l'architecture ci-dessus :

- Créer l'entrée DP qui permettra le choix entre pas entier et demi-pas (Symbole vert)

- Créer les quatre sorties pour les bobines (Symboles jaunes)

- Placer les 8 états de la machines (cercle rose) et les renommer (double clic), l'état P1 possède par défaut une flèche sur la gauche, c'est l'état après la remise à zéro de la machine.

- Placer les liens entre les états (icône lacet), certaines transitions sont conditionnelles, double-clic sur le lien permet d'éditer les conditions.

ex :

DP : la transistion est valide pour DP=1

~DP : la transistion est valide pour DP=0

	OPERATEURS
==	Est égale
!=	Est different
<=	Est inférieur ou égal
<	Est strictement inférieur
>=	Est supérieur ou égal
>	Est strictement supérieur
&	Et logique
1	Ou logique
^	Ou exclusif
~&	NAND
~	NOR
~^	NON Ou exclusif
~	NON



Format

Indiquer l'état des sorties pour chaque état de la machine, conformément aux chronogrammes ci-dessus.

Double clic sur l'état puis onglet « action ».

- P	Ca			1.1
6.	sta	te P	rop	erties
0.0				

General 1	Incoming Transitio	ons / Outgoing Transitio	ns V Actions V
Output Port	Output Value	Additional Conditions	
BA1	1		
BA2	0		
BB1	0		
BB2	0		
<new></new>			

La machine à états est terminée, créer le fichier VHDL correspondant, en cliquant sur 🖳

Le fichier généré sera utilisé lors de la simulation, dans le cas d'un projet ayant de multiples sources il est nécessaire de faire apparaitre ce fichier dans le projet.

Dans le project Navigator, onglet Files, Clic-Droit sur Files puis ajouter le fichier motpp.vhd.

Il est indispensable de vérifier la description VHDL, des connaissances minimum du langage sont donc nécessaires. L'analyse d'une machine à état est relativement simple, identifier dans le programme cidessous :

- -La déclaration des entrées, sorties et des signaux.
- La partie « mise à jour des états » -
- L'effet du RESET sur les sorties
- Pour chaque état, la ou les conditions de passage à un autre état, l'état des sorties.

LIBRARY ieee; USE ieee.std_logic_1164.all;
/ ENTITY motpp IS
<pre>PORT (     reset : IN STD_LOGIC := '0';     location = 100; </pre>
CIOCK : IN STD_LOGIC; DP : IN STD_LOGIC := '0';
BA1 : OUT SID_LOGIC; BA2 : OUT STD_LOGIC; BB1 : OUT STD LOGIC;
BB2 : OUT STD_LOGIC
END motpp;
ARCHITECTURE BEHAVIOR OF motpp IS TYPE type_fstate IS (P1,P2,P3,P4,P5,P6,P7,P8); SIGNAL fstate : type_fstate; SIGNAL reg fstate : type fstate;
BEGIN PROCESS (clock,reg_fstate) BEGIN
<pre>IF (clock='1' AND clock'event) THEN             fstate &lt;= reg_fstate;             END IF;             END PROCESS;</pre>
OCK. Dupaty christian dunaty@ac-aix-marseille fr

State	e Table		
	Output Port	Output Value	In State
1	BA1	0	P1
2	BA1	1	P2
3	BA1	1	P3
4	BA1	1	P4
5	BA1	0	P5
6	BA1	0	P6
7	BA1	0	P7
8	BA1	0	P8
9	BA2	0	P1
10	BA2	0	P2
11	BA2	0	P3
12	BA2	1	P4
13	BA2	1	P5
14	BA2	1	P6
15	BA2	0	P7
16	BA2	0	P8
17	BB1	0	P1
18	BB1	0	P2
19	BB1	0	P3
20	BB1	0	P4
21	BB1	0	P5
22	BB1	1	P6
23	BB1	1	P7
24	BB1	1	P8
25	BB2	1	P1
26	BB2	1	P2
27	BB2	0	P3
28	BB2	0	P4
29	BB2	0	P5
30	BB2	0	P6
31	BB2	0	P7
32	BB2	1	P8

I

н

l

```
PROCESS (fstate, reset, DP)
BEGIN
                            1
   IF (reset='1') THEN
                            reg_fstate <= P1;</pre>
        BA1 <= '0';
                            I.
        BA2 <= '0';
                            BB1 <= '0';
BB2 <= '0';
    ELSE
        BA1 <= '0';
        BA2 <= '0';
        BB1 <= '0';
        BB2 <= '0';
        CASE fstate IS
                                                                        ۱
            WHEN P1 =>
        L
                IF ((DP = '1')) THEN reg_fstate <= P2;</pre>
                                                                        ELSIF (NOT((DP = '1'))) THEN reg_fstate <= P3;</pre>
                -- Inserting 'else' block to prevent latch inference
        L
                                                                        ELSE reg_fstate <= P1;
        L
                END IF;
                                                                        BA1 <= '0';
        I
                                                                        Т
                BA2 <= '0';
        ١
                BB1 <= '0';
BB2 <= '1';
            WHEN P2 =>
                reg_fstate <= P3;
                BA1 <= '1';
                BA2 <= '0';
                BB1 <= '0';
                BB2 <= '1';
            WHEN P3 =>
                IF ((DP = '1')) THEN reg_fstate <= P4;
                ELSIF (NOT((DP = '1'))) THEN reg_fstate <= P5;
                -- Inserting 'else' block to prevent latch inference
                ELSE reg_fstate <= P3;
                END IF;
                BA1 <= '1';
                BA2 <= '0';
                BB1 <= '0';
                BB2 <= '0';
            WHEN P4 =>
                req fstate <= P5;
                BA1 <= '1';
                BA2 <= '1';
                BB1 <= '0';
                BB2 <= '0';
            WHEN P5 =>
                IF ((DP = '1')) THEN reg_fstate <= P6;</pre>
                ELSIF (NOT((DP = '1'))) THEN req_fstate <= P7;
                -- Inserting 'else' block to prevent latch inference
                ELSE reg_fstate <= P5;
                END IF;
                BA1 <= '0';
                BA2 <= '1';
                BB1 <= '0';
                BB2 <= '0';
            WHEN P6 =>
                reg_fstate <= P7;
                BA1 <= '0';
                BA2 <= '1';
                BB1 <= '1';
                BB2 <= '0';
            WHEN P7 =>
                IF ((DP = '1')) THEN reg_fstate <= P8;</pre>
                ELSIF (NOT((DP = '1'))) THEN reg_fstate <= P1;
                -- Inserting 'else' block to prevent latch inference
                ELSE reg_fstate <= P7;
                END IF;
                BA1 <= '0';
                BA2 <= '0';
                BB1 <= '1';
```

```
BB2 <= '0';
                 WHEN P8 =>
                     reg_fstate <= P1;</pre>
                     BA1 <= '0';
                     BA2 <= '0';
                     BB1 <= '1';
                     BB2 <= '1';
                 WHEN OTHERS =>
                     BA1 <= 'X';
                     BA2 <= 'X';
                     BB1 <= 'X';
                     BB2 <= 'X';
                     report "Reach undefined state";
            END CASE;
        END IF;
    END PROCESS;
END BEHAVIOR;
```

#### 3) Structure logique de la machine à état.

Tools – Netlist Viewvers –RTL Viewer affiche le schéma de la structure fonctionnelle (comportementale ou behavior)



Un double-clic sur l'instance permet de voir sa structure.



Un double clic sur la machine à état (fstate) permet de retrouver la description initiale.



#### 4) Structure synthétisée dans le FPGA de la machine à état.

Tools – Netlist Viewvers – Technologie Map Viewer affiche le schéma de la structure synthétisée.



Double-clic sur l'instance affiche les LOGIC\_CELL et les bascules mises en œuvre.



La structure interne des LOGIC\_CELL peut être visualisée (double-clic)



#### 5) Simulation fonctionnelle de la machine à états

Le fichier VHDL généré est simulable dans ModelSIm. Effectuer une simulation fonctionnelle (RTL) Cliquer Tools – Run EDA simulation tools – EDA RTL simulation Dans ModelSim, Cliquer Simulate – Start Simulation - work- behavior – OK Ajouter tous les signaux, forcer le RESET et DP à 0, placer une horloge 1ms sur clock et effectuer une simulation de 10ms, forcer DP à1, effectuer une simulation de 10ms.

Wave																						
<b>\$</b> 2 <b>-</b>		Msgs																				
	reset	0																				
/motpp/	clock	1							h						Л						h	
/motpp/	dp	1																				
/motpp/	ba1	0							1				1								1	
/motpp/	ba2	0													1							
/motpp/	bb 1	1					1										1					
/motpp/	bb2	0																				
/motpp/	fstate	p7	p1	<b>р</b> 3	p5	р7	p1	<u>р3</u>	p5	р7	<b>p1</b>	<u>р3</u>	p5	р6	p7	<u>р8</u>	p1	p2	<b>p</b> 3	p4	p5	<u>р6</u>
/motpp/	reg_fstate	p8	p3	р5	p7	p1	p3	р5	p7	p1	<b>p</b> 3	p5	p6	р7	p8	p1	p2	<b>р</b> 3	p4	p5	p6	р7
24 🕎 👁	Now	20000000 ns	) ns	I I		1 1	5000	1 i 1000 ns	1 1 ;		1	10000	000 r	I I IS		1 1	1500	0000 n	i i IS		1 1	20000
🔒 🎤 👄	Cursor 1	0 ns	0.0	0 ns																		

Le simulateur présente les signaux de commande du moteur pas à pas ainsi que l'état de la machine et l'état suivant, conformément au code VHDL.

#### 6) Simulation temporelle de la machine à état

La machine à états doit être insérée dans un schéma qui permettra entre autre la définition des broches du FPGA cible.

Créer un nouveau composant à partir du fichier motpp.vhd :

Cliquer File – Create/Update – Create Symbol File for Current File

Créer un nouveau schéma « motpp\_MAE.bdf » mettant en œuvre ce composant.

Charger les assignations par défaut : Assignment - Import assignments selectionner

DE2\_pin\_assignments.csv. (Voir CD accompagnant la carte DE2) http://www.terasic.com.tw/cgi-

bin/page/archive.pl?Language=English&CategoryNo=53&No=30&PartNo=4

Nommer ensuite les broches d'E/S comme suit :



On peut vérifier par un double-clic sur le composant quelle est sa description.

Définir ce schéma comme description de plus haut niveau

Dans le Project Navigator clic-droit sur motpp\_MAE.bdf puis « Set As Top Level Entity »

Lancer maintenant ModelSIm en simulation « GATE LEVEL » « Slow model » Placer une horloge 1ms sur key[0], une horloge 40ms sur sw[0], effectuer une simulation de 80ms.



Les signaux représentant les états de la machine ne sont plus accessibles, Quartus ayant optimisé la description en temps et en ressource. En revanche les retards et temps de propagation peuvent être mesurés, la simulation représentant un fonctionnement réel.

	1							
	<u>,0001</u>							
22000000 ns 22000050 r								

Il ne reste plus qu'à effectuer les essais sur le matériel.

#### 7) Exercice : Générateur de train d'impulsions

On se propose de réaliser un générateur de train de trois impulsions sur la LED LEDR[0] lors de l'appui sur la touche KEY[0] du KIT DE2, suivant le schéma ci-dessous :



## B

Réaliser, simuler et tester sur une carte DE2 le générateur de train d'impulsions avec une période d'une seconde et correspondant à la description suivante :



Lors du front descendant sur « pulse », « l'horloge » est transmise trois fois sur la sortie train. (L'onglet action de l'état comporte alors l'information train=horloge)

En raison de la division par 50M de l'horloge 50Mhz, la simulation sera effectuée sans le diviseur par 50.000.000.

#### La division de l'horloge du KIT DE2 par 50x10<sup>6</sup> entraine une simulation « GATE » très longue.

La simulation comportementale permet de <u>simuler chaque description indépendamment</u>, elle va permettre de valider le fonctionnement comportemental de la machine à états. Lancer une simulation EDA-RTL avec ModelSim.

Dans ModelSIm , Start Simulation- work – choisissez « behavior » de la MAE

« gene\_train\_impulsions »



Avec une horloge 1us sur « clock » et « horloge » et une horloge 20ms, rapport cyclique 20% sur pulse on doit obtenir :

Wave										
<b>∕₂</b> -	Msgs									
<ul> <li>/gene_train_impusions/reset</li> <li>/gene_train_impusions/dock</li> <li>/gene_train_impusions/horloge</li> <li>/gene_train_impusions/pulse</li> <li>/gene_train_impusions/train</li> </ul>	-No Data- -No Data- -No Data- -No Data- -No Data-									
/gene_train_impusions/radice	-No Data-	state5		etate1	state2 istat	te3 et	tate4 le	tate5	states	
lii <b>≣</b> ● Now	00000 ns	1.1	800	l i i i i 00 ns		84000	ns		8800	liii )0 ns
🔓 🖉 😑 Cursor 1	'8.125 ns									

Essayer ensuite le générateur de train d'impulsion sur le KIT DE2.

 8) Exercice : gestionnaire de carrefour
 Le carrefour possède deux axes de circulation.
 La voie Nord-Sud (NS) est prioritaire et au vert par défaut.

Un détecteur de véhicules est placé sur la voie Est-Ouest (EO). Lorsqu'un véhicule se présente, la voie NS passe à l'orange pour 2 secondes puis au rouge, après 1 seconde la voir EO passe au vert pour 5 secondes (cela pour accélérer la simulation), puis à l'orange pour 2 secondes, puis au rouge, après 1 secondes la voir NS passe au vert et le cycle peut recommencer. Une commande (or\_cli) permet de passer les deux voies à l'orange clignotant, période 2 secondes.



Une base de temps est ici nécessaire, elle est réalisée à l'aide d'un compteur de secondes qui peut être remis à zéro par la machine à états et dont la sortie peut être utilisée dans les tests de transitions.







#### Réaliser la machine à état et le schéma du gestionnaire de carrefour.

Le différentiel entre le temps du FPGA (20ns) et le temps des feux du carrefour (la seconde) entraine une simulation très longue. Pour être pragmatique (uniquement pour la simulation) le diviseur par 50x10<sup>6</sup> est transformé en diviseur par 50 et l'horloge passe d'une période de 20ns à une période de 20ms.

Simulation « GATE » : Cette simulation montre l'évolution des signaux après synthèse dans le FPGA, les « glitchs » ont la largeur d'une période d'horloge.



La simulation fonctionnelle est réalisée à partir de fichiers en langage de haut niveau (VHDL, VERILOG). La machine à état ainsi que les compteurs sont décrits en VHDL.

*Il est nécessaire de remplacer le schéma du gestionnaire de carrefour par sa description en VHDL.* 

Afficher le schéma puis « file – Create/update – Create HDL design file for current file », choisir VHDL. Le fichier carrefour\_sch.vhd est créé. Il faut remplacer le schéma par la description VHDL dans le Project Navigator. Project Navigator



On peut maintenant réaliser une simulation fonctionnelle. Dans ModelSim faire « Simulate - start simulation », dans rtl\_work, il est possible de simuler la MAE « carrefour », ainsi que les deux compteurs indépendamment. Pour simuler l'ensemble, sélectionner « carrefour\_sch ».



La commande "do test.do" lance la simulation

#### Fichier test.do :

```
vsim -do carrefour_run_msim_rtl_vhdl.do -1 msim_transcript -gui rtl_work.carrefour_sch
add wave /*
force -freeze sim:/carrefour_sch/clock_50 1 0, 0 {1000000000 ps} -r 20ms
force -freeze sim:/carrefour_sch/key(1) 1 0
force -freeze sim:/carrefour_sch/key(0) 1 0
force -freeze sim:/carrefour_sch/sw(0) 0 0
run 25000ms
force -freeze sim:/carrefour_sch/key(0) 0 0
run 1000ms
force -freeze sim:/carrefour_sch/key(0) 1 0
run 15000ms
force -freeze sim:/carrefour_sch/sw(0) 1 0
run 15000ms
```



Ne pas oublier de changer le diviseur par 50 en diviseur par 50x10<sup>6</sup> avant de faire les essais sur le matériel !

#### 9) La machine à état dans le projet : gestion de parking

- La détection d'un véhicule en entrée s'il reste au moins une place dans le parking une impulsion en mode décomptage sur le compteur/décompteur

- La détection d'un véhicule en sortie si le nombre de place restant n'est pas au maximum provoque une impulsion en mode comptage sur le compteur/décompteur



La machine à état du détecteur de véhicules :

E et S, détecteurs de véhicules, actifs à l'état bas. max =0 indique un parking plein.

min=0 indique un parking vide.

UD, comptage/décomptage, comptage si UD=1

clk\_cpt, horloge du compteur/décompteur

	Output Port	Output Value	In State
1	UD	0	DOWN
2	UD	0	RAZ_ES
3	UD	1	UP
4	UD	0	Repos
5	UD	1	CLKE
6	UD	0	CLKD
7	CLK_CPT	0	DOWN
8	CLK_CPT	0	RAZ_ES
9	CLK_CPT	0	UP
10	CLK_CPT	0	Repos
11	CLK_CPT	1	CLKE
12	CLK_CPT	1	CLKD

/logic_mae/reset	0								
/logic_mae/clock	1								
/logic_mae/e	1				huuu				
/logic_mae/s	1						ПΠ		
/logic_mae/max	0								
/logic_mae/min	0								
/logic_mae/ud	0								
/logic_mae/clk_cpt	0								
/logic_mae/fstate	repos	repos	(0)01	800000000re	pos			repos	
/logic_mae/reg_fstate	repos	repos		())))) <b>))))))</b> /()/()/()/()/()/()/()/()/()/()/()/()/()/	pos		$\infty$	repos	

Réaliser la machine à état dans le projet « parking » et effectuer une simulation fonctionnelle.