# Sciences et technologies de l'Industrie et du développement durable

# SIN-FPGA – DESCRIPTION PAR

# **SCHEMA**



Documents ressources: http://www.altera.com/literature/lit-index.html

Introduction to Quartus II : intro\_to\_quartus2.pdf Documentation QUARTUS II : quartusii\_handbook.pdf Documentation KIT DE2 : DE2\_UserManuall.pdf Mode d'emploi du simulateur : ModelSim Tutorial : modelsim\_tutorial\_ug.pdf Data sheet : <u>http://www.altera.com/literature/lit-cyc2.jsp</u> Langage VHDL : Le livre de J.Veiss et M.Meaudre, la version de 2007 est libre et téléchargeable ici : <u>http://books.google.fr/books?id=AKolOwjcqnUC</u>

# Logiciels :

ALTERA QUARTUS II et Mentor Graphic ModelSim : https://www.altera.com/download/software/quartus-ii-we https://www.altera.com/download/software/modelsim

<u>Matériel</u> : Carte ALTERA DE2 : <u>http://www.altera.com/education/univ/materials/boards/de2/unv-de2-board.html</u>

# 1) QUARTUS II : Développement par schéma

# a. Création du projet

Les outils de développement pour FPGA utilisent la notion de projet :

- Définition de l'environnement du projet (Cibles, outils, contraintes et...)

- Travail collaboratif, plusieurs développeurs peuvent intégrer leurs productions dans un même environnement.

Cuvrir QUARTUS II V10.x, puis « Create un New Project »



Cliquer sur «New project wizard ». Le wizard (assistant) va nous guider dans la construction du projet.

Il est <u>indispensable</u> de structurer les projets dans des dossiers, l'outil QUARTUS générant un grand nombre de fichiers.

# Directory, Name, Top-Level Entity [page 1 of 5]

What is the worki	ng directory for	this project?		
C:/altera/projets	;/ex1_pem			
What is the name	of this project?			
ex1_pem	(	)		
What is the name	of the top-level	design entity for	this project? T	'his name is case
ex1_pem				
Use Existing Proj	iect Settings			

Le dossier de travail contient le projet, fichiers et dossiers -Le nom du projet sera celui du fichier contenant tous les paramètres du dossier « **Top-level design entity** » est le nom du fichier de définition (schéma, MAE ou VHDL ) de plus haut niveau, dans cet exemple il n'y a qu'un fichier schéma.

#### Compléter la page 1/5 du Wizard puis cliquer « next »

Page 2/5, « Add Files » permet d'ajouter des fichiers sources (schéma, MAE ou VHDL) au projet, ici il n'y en a pas. Cliquer « next » pour accéder à la page 3/5 du Wizard.

La page 3/5 permet de choisir le composant cible. La carte DE2 est équipée d'un FPGA Cyclone II, EP2C35F672C6 disposant de 33216 LEs (Logics Elements) en boitier BGA avec 672 broches, fonctionnant entre 0°C et 85°C et ayant un gradian de vitesse de 6 avec des broches soudables sans plomb. Le tableau ci-dessous explique le marquage du FPGA.





F: FineLine BGA

Ci-dessous, un exemple de comparaison des « speed grade », le FPGA équipant le KIT DE2 permet (entre autre) de synthétiser un multiplexeur 16 vers 1 fonctionnant à 259.87 MHz (le KIT DE2 est équipé d'un oscillateur 50 MHz)

		Resources Used			Performance				
ļ	Applications	LEs	M4K Memory Blocks	DSP Blocks	-6 Speed Grade	-7 Speed Grade	-8 Speed Grade	Units	
LE	16-to-1 multiplexer (3)	11	0	0	382.99	302.84	259.87	MHz	
	32-to-1 multiplexer (3)	24	0	0	292.74	237.98	204.49	MHz	
	16-bit counter	16	0	0	445.23	387.74	341.64	MHz	
	64-bit counter	64	0	0	188.82	168.37	150.92	MHz	
Memory M4K block	Simple dual-port RAM 128 × 36 bit	0	1	0	260.01	216.73	180.57	MHz	
	True dual-port RAM 128 × 18 bit	0	1	0	260.01	216.73	180.57	MHz	
	FIFO 128 x 36 bit	24	1	0	260.01	216.73	180.57	MHz	

Device ramily					Show in 'Avail	able devices' list		
				1.				
Family: Cyclo	ne 11				Package:	[Any		•
Devices: A					Pin count:	Any		*
				Speed grade: Any				
larget device						(voit		X
Auto device	e selected by the Fitt	ter			Show adv	ranced devices		
Specific de	vice colocted in 'Ausi	lable device	e'liet		HardConv	r compatible only		
Shervic de	vice selected in Avai	able device	5 115L		[_] Hardcop)	comparable only		
Other: n/a	1							
Name	Core Voltage	LEs	User I/Os	Memor	ry Bits Er	nbedded multiplier 9-bit elements	PLL	G
Name EP2C35F484C7	Core Voltage	LEs 33216	User I/Os 322	Memor 483840	ry Bits En	nbedded multiplier 9-bit elements	<b>PLL</b> 4	<b>G</b> 16
Name P2C35F484C7 P2C35F484C8	Core Voltage 1.2V 1.2V	LEs 33216 33216	User I/Os 322 322	Memor 483840 483840	r <b>y Bits Er</b> 70 70	nbedded multiplier 9-bit elements	<b>PLL</b> 4 4	<b>G</b> 16 16
Name P2C35F484C7 P2C35F484C8 P2C35F484C8	Core Voltage 1.2V 1.2V 1.2V 1.2V	LEs 33216 33216 33216	User I/Os 322 322 322	Memor 483840 483840 483840	ry Bits Er 70 70 70	nbedded multiplier 9-bit elements	<b>PLL</b> 4 4 4 4	<b>G</b> 16 16 16
Name P2C35F484C7 P2C35F484C8 P2C35F484I8 P2C35F672C6	Core Voltage 1.2V 1.2V 1.2V 1.2V 1.2V	LEs 33216 33216 33216 33216	User I/Os 322 322 322 475	Memor 483840 483840 483840 483840	ry Bits En 70 70 70 70 70	nbedded multiplier 9-bit elements	PLL 4 4 4 4	<b>G</b> 16 16 16 16
Name P2C35F484C7 P2C35F484C8 P2C35F484C8 P2C35F672C6 P2C35F672C7	Core Voltage 1.2V 1.2V 1.2V 1.2V 1.2V 1.2V 1.2V	LEs 33216 33216 33216 33216 33216 33216	User I/Os 322 322 322 475 475	Memor 483840 483840 483840 483840 483840	ry Bits Er 70 70 70 70 70 70 70	nbedded multiplier 9-bit elements	PLL 4 4 4 4 4 4	G 16 16 16 16 16
Name P2C35F484C7 P2C35F484C8 P2C35F484C8 P2C35F672C6 P2C35F672C7 P2C35F672C7	Core Voltage 1.2V 1.2V 1.2V 1.2V 1.2V 1.2V 1.2V 1.2V	LEs 33216 33216 33216 33216 33216 33216 33216	User I/Os 322 322 322 475 475 475	Memor 483840 483840 483840 483840 483840 483840	ry Bits Er 70 70 70 70 70 70 70 70	nbedded multiplier 9-bit elements	PLL 4 4 4 4 4 4 4	G 16 16 16 16 16 16
Name P2C35F484C7 P2C35F484C8 P2C35F484C8 P2C35F672C6 P2C35F672C7 P2C35F672C8 P2C35F672C8 P2C35F672L8	Core Voltage 1.2V 1.2V 1.2V 1.2V 1.2V 1.2V 1.2V 1.2V 1.2V	LEs 33216 33216 33216 33216 33216 33216 33216 33216	User I/Os 322 322 322 475 475 475 475 475	Memor 483840 483840 483840 483840 483840 483840 483840 483840	ry Bits Er 70 70 70 70 70 70 70 70 70 70	nbedded multiplier 9-bit elements	PLL 4 4 4 4 4 4 4 4 4 4	G 16 16 16 16 16 16 16

Compléter la page 3/5 du Wizard puis cliquez « next »

ALTERA a choisi de ne pas intégrer de simulateur dans QUARTUS. Le simulateur ModelSim-ALTERA (société Mentor Graphics) est installé automatiquement avec QUARTUS, le développeur doit le préciser.

Epocity the other EDA	toole used with	the Ouertue II cothuere	to dovolon your project.
SDECITY THE OTHER FUR	TOOLS USED WITH	THE COMPANY IN SOLUMATE	TO DEVELOD VOUL DLOIEUL.
opeany are valer con		are good too 11 borthare	to develop your projecti
		-	

EDA tools:						
Tool Type	Tool Name	Format(s)	Run Tool Automatically			
Design Entry/Synthesis	<none></none>	<none> 🔻</none>	Run this tool automatically to synthesize the current design			
Simulation	ModelSim-Altera 🔹	VHDL 🔻	Run gate-level simulation automatically after compilation			
Timing Analysis	<none></none>	<none> 🔻</none>	Run this tool automatically after compilation			
Formal Verification	<none></none>					
Board-Level	Timing	<none></none>				
	Symbol	<none></none>				
	Signal Integrity	<none></none>				
	Boundary Scan	<none></none>				

Compléter la page 4/5 du Wizard puis cliquer « next ».

Vérifier la configuration sur la page 5/5 puis « Finish » Le projet est créé et configuré, il est maintenant possible d'ajouter des fichiers de description schéma, MAE ou VHDL.

# b. Création d'un schéma

Cliquer « File – New » ou puis sélectionner « Block Diagram/schematic File », l'éditeur de schéma s'ouvre.

L'exercice propose la réalisation d'une fonction XOR à l'aide de quatre portes NAND (la fonction XOR existe)

liquer <sup>毛</sup>	buis choisir « primitives » «logic » et sélectionner une fonction NAND2. Placer quatre
fonctions NA	ND comme ci-dessous.



Cliquer we et placer les entrées et sorties, nommer les (doubles clics pour éditer une connexion).
 Nommer les signaux internes S1, S2, S3 (clic-droit sur le fil, puis properties)



Enregistrer le schéma ex1\_pem.bdf en prenant soin de vérifier le dossier de destination (celui du projet)

Tasks		
Flow:	Full Design	•

Vérifier que la compilation est en mode « full design »

( la boite de selection « Tasks » est située sur la gauche de l'écran)

Cliquer pour compiler le projet. (Compter 30 secondes de compilation) QUARTUS vérifie le schéma, crée un fichier VHDL correspondant, puis effectue un routage dans le FPGA cible. Il crée des rapports pour toutes les étapes de la compilation. Si tout est correct, La fenêtre de messages « Processing » indique : 0 errors, 9 warnings. Les « warnings » indiquent que le compilateur a dû prendre des décisions qui peuvent influer sur le résultat attendu ou que la description (design) est peut être incomplète. Ici par exemple aucune horloge n'est utilisée. Généralement ( !) les « warnings » peuvent être ignorés. *Le test du projet peut être effectué par le simulateur ModelSim.* 

# c. Simulation

EDA : Electronic design automation (EDA or ECAD) ou Conception Assitée par Ordinateur en électroniqueCAO electronique

Cliquer « Tools – Run EDA simulation tools – EDA Gate Level Simulation ", choisir "slow model"
 Ce qui va lancer le simulateur en mode "gate level", dans ce mode les caractéristiques temporelles du composant peuvent être prises en compte dans la simulation.

*Si l'erreur <u>"Can't launch the ModelSim-Altera software -- the path..."</u> apparait, le chemin du simulateur, n'est pas correctement renseigné.* 

*Pour corriger le problème, fermer la boite de dialogue de l'erreur windows aller dans Tools puis Option et choisir EDA Tool Options sous la catégorie General.* 

Dans l'espace ModelSim-Altera parcourir les fichiers pour pointer vers

C:/altera/10.0/modelsim\_ase/win32aloem" Valider par OK

(Le mode RTL : register transfer level, permet une simulation fonctionnelle à partir du (des) fichier VHDL de la description, ce mode ne prend pas en compte les temps de propagation dans le FPGA cible et sera présenté dans le paragraphe suivant)

L'interface QUARTUS-ModelSim compile automatiquement la description avec les caractéristiques temporelle du FPGA.

Dans ModelSim, A Cliquer "Simulate – Start Simulation"

Design VHDL Verilog Libraries SDF Others	)	
* Name	Type	Path
	Library	gate_work
gate_work	Library	C:/altera/p
E ex1_pem	Entity	C: \altera \c
A structure	Architectu	re
E _ 1 220model	Library	\$MODEL_T
	Library	\$MODEL_T
⊕altera	Library	\$MODEL_T
	Library	\$MODEL_T
	Library	\$MODEL_T
in the second se	1.00	

Onglet "Design", selectionner "structure"

Onglet "SDF" - ADD – browse , choisir "ex1\_pem\_vhd.sdo" puis "OK" (le fichier sdo est crée par QUARTUS lors de l'appel du simulateur, il contient les caractéristiques temporelles du FPGA.

Le simulateur propose dans la fenêtre « Objects » les « éléments » constituants la description, sélectionner a,b,s puis clic-droit « add to wave » ou « tirer » la sélection dans la fenêtre Wave.

💫 Objects :::::: 🛨 🖻 🗙	📻 Wave 🚃		
▼ Name	_ <u></u> ≨⊇. <del>-</del>	Msgs	
* s	/ex1_pem/a	-No Data-	
	/ex1_pem/b	-No Data-	
and and	/ex1_pem/s	-No Data-	
VCC			
🧇 unknown			
🗇 devoe			

Il est possible de déplacer les signaux simplement avec la souris, afin de les visualiser dans un ordre particulier

De nouveaux signaux ont été créés par Quartus lors de la synthèse, ils représentent toutes les équipotentielles utiliseés par la description et synthétisées dans le FPGA. Le dessin d'origine n'est pas forcément respecté, Quartus optimisant la conception en place et en vitesse. **Les signaux internes S1,S2 et S3 ne sont pas accessibles.** 

#### Création des stimuli sur les entrées a et b

/ex1_pem/ /ex1_pem	Object Declaration		M Define Cl	lock		×		
/ex1_pem	ex1_pen View Assertion Cover Directive View		Clock Name					
	Radix	sim:/ex1_pem/a						
	Format							
	Cut	Ctrl+X	offset		Duty			
	Сору	Ctrl+C	0		50			
	Paste	Ctrl+V			4			
_	Delete		Period		Cancel			
	Group		1110					
	Ungroup		Jus		2			
	Create/Modify Waveform		Log	ic Values				
	Map To Design Signal							
	Insert Divider		High:	11	Low: 10			
	Insert Breakpoint							
	Force			First Edg	ge			
N	NoForce		1					
Curso	Clock							
Data	Properties		L.		OK	Cancel		

Faire de même pour « b » avec une période de 1.5us

#### Noter dans la fenêtre « Transcript » les instructions engendrées

force -freeze sim:/ex1\_pem/a 1 0, 0 {500000 ps} -r lus
force -freeze sim:/ex1\_pem/b 1 0, 0 {750000 ps} -r 1.5us
Ces instructions peuvent être écrites dans un fichier (avec l'extension « .do ») afin d'automatiser la
simulation. Le lancement s'effectue alors avec la commande « do » ex : do test.do

Ecr	ire 10us	10us 🌩	comme	durée d	e simula	tion puis	cliquer	sur run <sup>[</sup>	💵 le sir	mulateui	<sup>r</sup> déroule
10ı	us de simulatio Msgs	n. Clique	er dans la	a fenêtre	de simu	llation pu	uis 🔍 p	our visu	aliser l'e	nsemble	2.
/a	0										
/b	0										
/s	0										

Vérifier la fonction « XOR » en déplaçant le curseur jaune sur les chronogrammes.

Le simulateur montre les « glitchs » dus aux temps de propagation dans le FPGA.

La visualisation des glitchs peut être exclue dans le gestionnaire de projet QUARTUS, « Assignments-

Settings »



A l'aide de positionner le curseur jaune sur une transition du signal de sortie « s » (pas un glitch) puis zoomer avec le bouton zoom situé à droite qui gardera le curseur au centre de la simulation.

On peut mesurer le temps de propagation depuis front montant sur « a » vers la sortie « s ». (ici 5,133ns), la fonction XOR supporterait une fréquence maximum de 194Mhz.



# Liste des commandes utilisables dans un fichier .do :

Commande	Explication
restart -force	Réinitialise toute la simulation
destroy .wave	Ferme la fenêtre de simulation
add wave /* ou add wave -r /*	Ajoute un signal à la simulation.
	* ajoute tous les signaux (add horloge ajoute le signal « horloge »
	-r est utilisé lorsque plusieurs blocs sont simulés en même temps et qu'il est utile d' analyser tous
	les signaux de chaque bloc.
view wave	Ouvre la fenêtre de simulation graphique
force entree 0	Force un signal à un niveau logique. Ici entree est forcé à 0
force clk 0 0ns, 1 50ns -repeat 100ns	Création d'un signal de type horloge.
	0 0 met clk à 0 à l'instant Ons
	1 50ns met clk à 1 à l'instant 50ns
	repeat 100ns répète la séquence précédente toutes les 100ns
#comment	Un commentaire
run 100ns	Lance le simulateur durant 100ns

Quitter ModelSim.

# d. Simulation fonctionnelle

Il est souvent indispensable d'effectuer une simulation fonctionnelle du projet. ModelSim permet de simuler une description en langage de haut niveau (VHDL). Il est donc nécessaire de créer un fichier VHDL à partir du schéma (ou de tout autre moyen de description)

Génération du fichier VHDL à partir de la description par schéma.

Cliquer « File – Create/Update – Create HDL design from current file », choisir VHDL. Quartus crée un fichier VHDL à partir du schéma. Ce fichier est maintenant accessible et éditable depuis l'explorateur de projet de Quartus.

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
LIBRARY work;
ENTITY ex1_pem IS
      PORT
      (
            A : IN STD_LOGIC;
            B : IN STD_LOGIC;
            S : OUT STD_LOGIC
      );
END ex1_pem;
ARCHITECTURE bdf_type OF ex1_pem IS
SIGNAL S_ALTERA_SYNTHESIZED : STD_LOGIC_VECTOR(3 DOWNTO 1);
BEGIN
  S_ALTERA_SYNTHESIZED(1) <= NOT(S_ALTERA_SYNTHESIZED(3) AND A);</pre>
  S_ALTERA_SYNTHESIZED(2) <= NOT(B AND S_ALTERA_SYNTHESIZED(3));</pre>
  S <= NOT(S_ALTERA_SYNTHESIZED(2) AND S_ALTERA_SYNTHESIZED(1));</pre>
  S ALTERA SYNTHESIZED(3) <= NOT(B AND A);</pre>
END bdf_type;
```

Ce fichier peut lui-même être transformé en un nouveau composant qui pourra être inséré dans un schéma, cela permet de conserver la possibilité de synthèse par schéma dans le FPGA. Depuis la fenêtre d'édition du fichier VHDL :

Cliquer « File – Create/Update – Create symbol files for current file »

Le fichier ex1\_pem.bsf est créé. (bsf est l'extension des symboles graphiques des composants)

#### Créer maintenant un nouveau schéma : New- Block Diagram/Schematic File

Créer un nouveau schéma nommé « ouex.bdf » avec le nouveau composant « ex1\_pem».



Double-cliquer sur le composant ex1\_pem et indiquer comme description ex1\_pem.vhd Modifier les fichiers du projet en supprimant le schéma ex1\_pem.bdf et en le remplaçant par sa description VHDL, crée précédemment, ex1\_pem.vhd. Pour cela effectuer un clic-droit sur le mot file dans le gestionnaire de projet. Puis « Add-Remove files »

E	Files	Naviguer pour sélectionn	er ex1_j	pem.vhd, puis Add puis O	K.	; ex1_pem.vhd ouex.bdf	
Fi	Files						
S P	Select the design files you want to include in the project. Click Add All to add all design files in the project directory to the project.						
F	ïle name:					Add	
	File Name	Туре	Library	Design Entry/Synthesis Tool	HDL Versio	Add All	
		and the second sec					

Le fichier de base du projet ayant changé, il faut l'indiquer :

Clique-droit sur ouex.bdf et valider «Set as Top-Level entity »

Le projet ayant une description VHDL il est possible d'effectuer une simulation fonctionnelle. La simulation fonctionnelle (RTL) sera effectuée par rapport au design du concepteur. La simulation temporelle (GATE) sera effectué par rapport à la compilation et à l'optimisation des phases d'analyse et de synthèse.

e. Schéma RTL

Ce schéma correspond à l'analyse RTL

 $^{\circ}$  Tools – Netlist Viewers - RTL Viewver.

Quartus crée le symbole correspondant à la description fonctionnelle.



"⊕ "⊕ "⊕ sur le composant permet de voir la structure logique. (On retrouve celle du schéma), c'est cette dernière qui sera utilisée pour la simulation fonctionnelle.



f. Schéma GATE :

Il est possible de voir le schéma avant et après l'intégration dans le FPGA. <sup>∽</sup><sup>⊕</sup> Tools – Netlist Viewers - Technologie Map Viewver (Post Fitting). Quartus crée le symbole correspondant à la synthèse obtenue.



<sup>•</sup><sup>⊕</sup> <sup>•</sup> <sup>⊕</sup> sur le composant permet de voir les LOGIC\_CELL utilisées (ici une seule)



<sup>→</sup><sup>⊕</sup> →<sup>⊕</sup> sur le LOGIC\_CELL permet de voir la structure logique après optimisation (Donc un XOR)



C'est ce schéma qui sera utilisé pour la simulation temporelle.

# g. Simulation fonctionnelle

<sup>•</sup><sup>⊕</sup> Cliquer « Tools – Run EDA simulation tools – EDA RTL Simulation ", ce qui va lancer le simulateur en mode "RTL simulation fonctionnelle".

Procéder ensuite comme précédemment mais en choisissant cette fois ci WORK « bdf\_type », et non plus GATE-WORK puis OK (pas de fichier sdf, le matériel n'étant pas simulé)

On retrouve les trois signaux a,b,s, ainsi que les trois signaux internes du schéma qui possèdent les même noms que dans la description VHDL.

Effectuer comme précédemment une simulation de 10uS en plaçant sur 'a' une horloge de période 1uS et sur 'b' une période de 1.6uS.



Quitter ModelSim

# h. Essai sur cible (KIT DE2)

Le KIT DE2 est équipé d'interrupteurs (switchs) et de LED qui vont permettre de tester en réel le projet. Les schémas de la carte DE2 se trouvent dans le fichier DE2\_scheamtics.pdf.

Le fichier DE2\_UserManuall.pdf contient des exemples et un tableau des entrées et sorties de la carte DE2. <u>Pour les essais les liaisons internes doivent être</u> <u>les suivantes :</u>

Signal	Interface	Brochage sur FPGA KIT DE2
а	SW0	PIN N25
b	SW1	PIN N26
S	LEDRO	PIN AE23





# L'outil « PIN PLANER » permet d'attribuer des broches physiques à des entrées/sorties

Cliquer « Assignment – Pin Planer »
 Pin Planer affiche un plan de câblage du FPGA et permet l'assignement des entrées/sorties
 Configurer le brochage de a, b, s comme suit : (glisser – déposer)



PIN\_N25 B B PIN\_N26 B Recompiler le projet.

Placer un câble entre l'USB Blaster Port du KIT DE2 sur un port USB du PC.

SIN3 – FPGA – Description par schéma



Alimenter le KIT et appuyer sur le bouton ON/OFF, (L'application par défaut du KIT teste les LEDs et les afficheurs).

Sur QUARTUS, dans la fenêtre Tasks, double-clique « Program Device »

Tasks	
Flow: Full Design	
Task	
💐 Technology Map Viewer (Post-Fitting)	
Design Assistant (Post-Fitting)	
Assembler (Generate programming files)	
TimeQuest Timing Analysis	
EDA Netlist Writer	
Program Device (Open Programmer)	
Verify Design	
Export Database	

SIN3 – FPGA – Description par schéma



Normalement le programmeur « USB-Blaster » est automatiquement détecté.

Dans le cas contraire, cliquer sur « Hardware Setup » selectionner « USB-Blaster » puis Add Hardware.

Cliquer Start, le FPGA est programmé. Tester alors la fonction XOR sur les interrupteurs SW0, SW1 et la LED0



# i. Exercice 2, bascule RS



/rs/s	1			
/rs/r	1			
/rs/q	0			
/rs/qb	1			
Now	10000 ns	) ns	 5000 ns	 10000 ns

# 2) Megafonctions

Le gestionnaire de parking met en œuvre un compteur/décompteur 12bits pour le comptage des véhicules et une fonction monostable produisant une impulsion calibrée de 1s pour la commande de la barrière.

Ces fonctions sont réalisées à partir des megafonctions de QUARTUS.

Créer un nouveau projet « parking » destiné au KIT DE2. Créer un schéma.

Ajouter un composant, libraires-megafonctions-arithmetic –lpm\_counter



#### Le nom du compteur sera cpt\_places



Une documentation très complète est disponible sur le site WEB d'ALTERA pour chaque megafonction.

KegaWizard Plug-In Manager	[page 3 of 7]	
LPM_COUN	ITER	About Documentation
Parameter Settings     Z EDA     3 S       General     General 2	ommary Optional Inputs	
	Currently selected device family:	Cydone II 👻
lpm_counter0		Match project/default
q[70]	How wide should the 'q' output bus be? 8 - bits	
up counter	What should the counter direction be?	910
	Up only	
	O Down only Coasta as 'vadawa' insult part to allow make do both (1 source we'r)	ar 0 counts down)
	Ressources consommées : 8 lookup table et 8 registres (type D)	
Resource Usage 8 lut + 8 reg		dr Newt > Einich
	Cancel < Ba	

Configurer le compteur comme suit :

- 12bits, avec entrée Up/down

- modulus 1200 avec Clock Enable

- Set asynchrone, Set to 10 (pour les essais, le nombre max de véhicules sera limité à 10, il pourra être changé par la suite).

✓ Cliquer next/ next/ finish, le composant est terminé et peut être placé sur le schéma. Pour le modifier il suffit de double-cliquer dessus.

Refermer le projet « parking » il sera complété plus tard.

# a. Exercice 3 : compteur de secondes binaire 4 bits

En utilisant les megafonctions, créer un projet « compteur4bits » permettant de visualiser le comptage des secondes en binaire sur LED4, LED3, LED2, LED0.

Le KIT DE2 possède un oscillateur 50MHz connecté à la broche PIN\_G26 du FPGA, en divisant cette fréquence par 50.10<sup>6</sup> on obtient une base de temps d'une seconde soit sur sa sortie de poids le plus fort soit sur sa sortie de débordement (carry out ou cout).



Les sorties du compteur 4 bits sont représentées par un bus.

**Pour nommer un bus :** sélection, clic-droit. Donner un nom au bus suivi de sa dimension entre crochets. Ex ici : sortie[3..0], les fils du bus s'appellent sortie[3], sortie[2], sortie[1], sortie[0].

 $^{\circ}$  Réaliser et tester sur le KIT DE2 le projet ci-dessous.



# b. Exercice 4 compteur 7 segments

Le projet réalise un compteur binaire 16 bits visualisé sur les quatre afficheurs 7 segments de droite du KIT DE2. La période de comptage sera de 250ms



Les sorties d'un compteur étant en binaire, il est nécessaire de disposer d'une fonction « décodeur binaire/ 7- segments ». Cette fonction sera ici écrite en langage VHDL. (le langage VHDL sera étudié ultérieurement)



<u>Remarque importante :</u> L'horloge du compteur est ici asynchrone. Altera recommande de développer une logique entièrement synchronisée sur l'horloge unique du composant (ici H). Cela peut se faire en ajoutant une porte « ET » dont les entrées sont connectées à 'H' et à la sortie du diviseur et la sortie au compteur.

<sup>∽</sup><sup>⊕</sup> Créer un projet « cpt\_7seg » pour le KIT DE2.

Fichier – new – Block Diagram/schematic file, enregistrer ce schéma (pour l'instant vide) sous cpt\_7seg.bdf. S'assurer qu'il est bien le fichier principal du projet :

Dans « project navigator », selectionner l'onglet « Files » , puis cliquer-droit sur cpt\_7seg.bdf et valider « Set as Top-Level Entity »



Pour créer le décodeur 7 segments on utilise le fichier VHDL suivant :

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity dec_7seg is
    Port ( data : in STD_LOGIC_VECTOR (3 downto 0);
          led : out STD_LOGIC_VECTOR (6 downto 0));
end dec_7seg;
architecture comportement of dec_7seg is
begin
       with data select
       led <=
       "1000000" when x"0"
       "1111001" when x"1"
       "0100100" when x"2" ,
       "0110000" when x"3"
       "0011001" when x"4"
       "0010010" when x"5"
        "0000010" when x"6"
        "1111000" when x"7"
       "0000000" when x"8"
       "0010000" when x"9"
       "0001000" when x"A"
       "0000011" when x"B"
        "1000110" when x"C"
        "0100001" when x"D"
        "0000110" when x"E"
       "0001110" when others;
end comportement;
```

✓<sup>⊕</sup> File – New – « VHDL file »

Recopier le code VHDL ci-dessus, enregistrer le fichier sous le nom « decodeur\_7seg.vhd ».

Le fichier ainsi crée doit apparaitre dans « project navigator -, onglet files », sinon l'ajouter (cliquerdroit sur le mot Files, puis « add/remove files in project ».

Cliquer-droit sur « decodeur\_7seg.vhd » puis « Create Symbol Files for Current File ». **QUARTUS crée** un symbole graphique correspondant au code VHDL.

VHD	decodeur_	7sea.	vhd
abd VHD	mux_7seg		Open
Ē	cpt_7seg_		Remove File from Project
abd YHD	bin_bcd.vl		-
BDF	cpt_7seg.	累	Set as Top-Level Entity
B	div 50M.d		
_			Create AHDL Include Files for Current File
		Create Symbol Files for Current File	
			Properties

Ce symbole est maintenant accessible dans le gestionnaire de composants de l'éditeur de schéma.



Réaliser le schéma suivant sans nommer les entrées/sorties:



Les afficheurs du KIT DE2 sont à anodes communes et cablés chacun sur un bus comme suit :



L'édition des connexions de 7 fois 4 afficheurs sera très longue et fastidieuse sur l'éditeur de schéma de QUARTUS.

Le fichier *DE2\_pin\_assignments.csv* fourni sur le CDROM du KIT DE2 contient la description du cablage de la carte DE2, il peut être importé dans QUARTUS, les broches du FPGA du KIT DE2 seront alors nommées automatiquement.

http://www.terasic.com.tw/cgi-

bin/page/archive.pl?Language=English&CategoryNo=53&No=30&PartNo=4

*"*<sup>⊕</sup> Assignement – Assignment editor ouvre une fenetre permettant de voir les assignements de broches.

Les interrupteurs s'appellent SW[0], SW[1] etc... les LEDs rouges LEDR[0], LEDR[1] etc... L'horloge 50MHz CLOCK\_50...

Les afficheurs 7 segments sont nommés HEXO, HEX1, HEX 2..., et sont connectés à des bus HEXO[6..0], HEX1[6..0], HEX2[6..0], ....

Les segments « a à g » des afficheurs sont respectivement les bits 0 à 6 des bus.

 ${}^{{}^{{}}}{}^{{}^{{}}}{}^{{}}$  Nommer les connecteurs du schéma comme suit :

- L'horloge 50 MHz : CLOCK\_50

- Le comptage/decomptage : SW[0]

- Les bus des afficheurs : HEX0[6..0] pour l'afficheur du bas du schéma jusqu'à HEX3[6..0] pour l'afficheur du haut.

# Compiler et essayer le compteur sur le KIT DE2.

Pour éteindre les afficheurs inutiles (les quatre de gauche), il suffit de polariser les cathodes avec VCC. <sup>-</sup><sup>⊕</sup> Créer un nouveau schéma comme suit , nommer-le efface\_aff7seg (VCC se trouve dans la catégorie « other »):



Ajouter quatre sorties bus pour les quatre afficheurs manquant sur le schéma (HEX4, HEX5, HEX6, HEX7) et les connecter à quatre composants efface\_aff7seg.

# c. Exercice 5 : Horloge temps réel

Réaliser une horloge temps réel (Heure, minute, seconde) sur les six afficheurs de gauche du KIT DE2. Un bouton permettra une incrémentation rapide des heures et un autre des minutes pour permettre la mise à l'heure.

L'affichage étant en décimal, il est necessaire de disposer d'un décodeur binaire/décimal.

*Ci dessous le code VHDL du décodeur binaire/décimal Pour en savoir plus sur le VHDL, consulter le livre gratuit de J.Weber et S.Moutault* 

http://books.google.fr/books?id=AKolOwjcqnUC

```
-- Convertisseur BIN/BCD 8 bits
-- Convertit un nombre binaire sur 8 bits en trois chiffres decimaux
-- (12 bits)
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;
entity binbcd is
             port (
             B: in STD_LOGIC_VECTOR (7 downto 0);
 - nombre en entrée sur 8 bits
             P: out STD_LOGIC_VECTOR (11 downto 0)
-- nombre decimal en sortie sur 12 bits
             );
end binbcd;
architecture binbcd_arch of binbcd is
      begin
      bcd1: process(B)
             variable z: STD_LOGIC_VECTOR (19 downto 0);
             begin
                   for i in 0 to 17 loop
                   z(i) := '0';
             end loop;
             z(10 downto 3) := B;
             for i in 0 to 4 loop
             if z(11 \text{ downto } 8) > 4 \text{ then}
                   z(11 downto 8) := z(11 downto 8) + 3;
             end if;
             if z(15 \text{ downto } 12) > 4 \text{ then}
                   z(15 downto 12) := z(15 downto 12) + 3;
             end if;
             z(17 \text{ downto } 1) := z(16 \text{ downto } 0);
             end loop;
             P <= z(19 downto 8);</pre>
      end process bcd1;
end binbcd_arch;
```

# Schéma complet de l'horloge temps réel



# Annexe : principales extensions de fichiers

fichier descriptif du projet : .qpf

# **Fichiers de description**

description graphique : .bdf description vhdl : .vhd description verilog : .vo

#### **Fichiers de programmation**

composants EEPROM : .pof composants SRAM : .sof

#### **Fichiers divers**

rapport de compilation : **.rpt** assignation des broches : **.acf** symbole graphique d'une description : **.sym**