Liens
[1] https://sti.eduscol.education.fr/utilisateurs/helene-horsin-molinaro?node=18298
[2] https://sti.eduscol.education.fr/system/files/images/ressources/pedagogiques/18298/18298-instructions-supportees-par-un-processeur-rv32imc.png
[3] https://sti.eduscol.education.fr/system/files/images/ressources/pedagogiques/18298/18298-schema-bloc-de-la-lecture-et-de-la-conversion-dinstructions-sur-processeur-x86-skylake.png
[4] https://sti.eduscol.education.fr/system/files/images/ressources/pedagogiques/18298/18298-le-processeur-occamy.png
[5] https://sti.eduscol.education.fr/si-ens-paris-saclay/ressources_pedagogiques/exemples-dimplementation-dun-processeur-riscv-sur-un-fpga
[6] https://sti.eduscol.education.fr/sites/eduscol.education.fr.sti/files/ressources/pedagogiques/18298/18298-lemergence-de-larchitecture-risc-v-ensps.pdf
[7] https://sti.eduscol.education.fr/lom-types-pedagogiques/cours-presentation
[8] https://sti.eduscol.education.fr/si-ens-paris-saclay/personne/ballet-theo